[發問] Optimize PI 模擬會經過bead

x1215 · 发表于 2018-2-16 23:58

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 x1215 于 2018-2-16 23:59 编辑

請問各位有遇到此狀況嗎？例如: 0.9V_PMIC ---> BEAD ---> 0.9V_PLL
此時我要模擬0.9V_PLL時，模擬時只會將0.9V_PLL上的電容納入計算，
BEAD本身特性和BEAD之前的電容都不納入考量，這樣該如何是好。

還有就是三端子電容如果左右兩端的net name不同，也會有此狀況。