cmos3.3 上拉到5V输出，为何不常用

thinkzero · 发表于 2017-11-19 15:16

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

3.3Vlvcmos输出，需要对接5V芯片数字输入，输入阻抗很大，VIL 4点几伏就成，常规的可以将3.3V配置成OD门，通过上拉电阻接5V电源。
想到，直接cmos输出，通过上拉电阻接到5V电平应该也行，经行了实际实验，电路能够正常工作。自己分析，3.3Vcmos输出通过上拉直接接5V，在低电平时，相当于OD门，5V通过上拉电阻电流进入3.3V地，高点平时，5V通过上拉电路再经过cmos输出的保护二极管或者CMOS电路进入3.3V电源，如果认为5V电源噪声进入了3.3V电源，那么低电平时，5V噪声也进入了3.3V的地。
网上查询了很多电平转换的东西，这中直接将3.3VCMOS上拉到5V的做法貌似基本没这样用，不太清楚这样用的弊端了，希望论坛朋友能够帮忙分析，希望能够多交流学习！谢谢！

只看该作者 · 发表于 2017-11-20 20:58

提示: 作者被禁止或删除内容自动屏蔽

GHOST · 发表于 2017-11-20 09:39

有个问题请教下，5v信号反射回来是否会超过输出端3.3v的电平标准要求？？

thinkzero · 发表于 2017-11-20 10:00

GHOST 发表于 2017-11-20 09:397 ]( W5 Y- a& s+ o9 E& e+ k8 z
有个问题请教下，5v信号反射回来是否会超过输出端3.3v的电平标准要求？？

反射，楼上是 a:指类似与传输线上高速信号反射吗？还是 b: 5V端有信号配置给了3.3V?如果是a，这样用的速度最大为几M，即使有信号反射，反射叠加顶多认为是信号边沿的振铃和过冲了。
如果是b,5V端作为输入，不会发数据给3.3V接口端，哪怕是发了，3.3V端作为输出也不会响应，不会有驱动强到将3.3V的输出信号拉错的情况吧。
个人觉得3.3V上拉后与5V对接是可以的，但找了好多资料基本都没讲这样用的，很是纳闷

thinkzero · 发表于 2017-11-26 17:23

Allen 发表于 2017-11-20 20:588 y+ u7 F, N7 m2 U. d3 d
COMS是电压型器件，对电压比较敏感，如果把3.3V的CMOS上拉到5V，会导致它的输出端比自己的电源电压都要高， ...

嗯，谢谢，栓锁现象没考虑过。
后来还想了如果是强推挽输出的话，其实上拉到5V的效果未必能实现，可能只能略高于3.3V。
谢谢指点

mishuangxi · 发表于 2017-12-1 18:41

这个问题我也会，但来迟了

		自动登录	找回密码
密码			注册

Allen 该用户已被删除	推荐发表于 2017-11-20 20:58 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
Allen 该用户已被删除	下载资料威望不够？点击查看获取威望的N种方法>>
	回复支持 0 反对 1 举报

cmos3.3 上拉到5V输出，为何不常用

EDA365欢迎您！

点评

推荐内容 /1