2017年11月12日QA检查报告节选

EDA365QA · 发表于 2017-11-13 09:38

您需要登录才可以下载或查看，没有帐号？注册

x

1.top参考第三层没有铺铜

EDA365QA · 发表于 2017-11-13 09:38

2.差分线跨分割

EDA365QA · 发表于 2017-11-13 09:39

3.电源不要走到RF区域

EDA365QA · 发表于 2017-11-13 09:39

4.电源补强

EDA365QA · 发表于 2017-11-13 09:39

5.共模电感前后分开

EDA365QA · 发表于 2017-11-13 09:40

6.电源输出加宽

EDA365QA · 发表于 2017-11-13 09:40

7.匹配电阻应该放置到末端

EDA365QA · 发表于 2017-11-13 09:41

8.上下隔离部分不能放一起建议独立分开

EDA365QA · 发表于 2017-11-13 09:41

9.规则设置不合理，走线部分没有参考平面了

EDA365QA · 发表于 2017-11-13 09:42

10.时钟源端匹配靠近放置

EDA365QA · 发表于 2017-11-13 09:42

11.时钟线不要直接在滤波电容中间穿过

剑铮奇迹 · 发表于 2017-11-13 16:43

EDA365QA 发表于 2017-11-13 09:42
0 F. Z) `8 t8 C' t0 l* C$ ~2 B" z) \11.时钟线不要直接在滤波电容中间穿过

怎么感觉这个晶振周围没器件呢，难道把电源电路和使能电阻放背面了吗？
晶振处理方法最好是电源和使能都放在同一面，周围包一圈地铜与其他隔离

dhhtmqh · 发表于 2017-11-14 11:41

EDA365QA 发表于 2017-11-13 09:428 X* \8 f+ m( e8 n% d' ~; b7 P
11.时钟线不要直接在滤波电容中间穿过

这个是有源晶振，外围不需要什么器件了吧

648638520 · 发表于 2017-11-17 09:55

学习了

guhanzuiying · 发表于 2017-11-27 14:00

		自动登录	找回密码
密码			注册

推荐内容 /1