2017年6月23日公益PCB评审报告节选

EDA365QA · 发表于 2017-6-26 20:25

您需要登录才可以下载或查看，没有帐号？注册

x

10G信号布在第三层，板厚为2mm，存在很长的STUB线，建议做背钻或把线改到倒数第三层

pcb · 发表于 2017-7-10 09:17

Jasminetr 发表于 2017-7-6 20:22
# z# Q% v0 p, |4 F4 X& Y高速板检查的很仔细啊。我想问一下，阻抗不均匀会怎么样？

阻抗不均匀,就会出现信号反射.

LiuTao166462139 · 发表于 2017-10-27 10:23

EDA365QA 发表于 2017-6-26 20:27
9 h( s2 w2 w4 n建议FB反馈信号从电容端接回

FB反馈信号从电容前端接回还是后端？

EDA365QA · 发表于 2017-6-27 19:04

pcb 发表于 2017-6-27 13:23
3 U) c* O5 k; B7 a5 T这么好的版块，就是要多支持！

感谢支持。共同进步哦。

EDA365QA · 发表于 2017-6-26 20:25

CPCI的PCI_CLK没有按规范做等长

EDA365QA · 发表于 2017-6-26 20:26

DDR3的VTT上拉电阻需要放在末端

EDA365QA · 发表于 2017-6-26 20:26

USB信号需要按差分布线，阻抗控制90欧

EDA365QA · 发表于 2017-6-26 20:26

大储能电容没有放置在主芯片四周

EDA365QA · 发表于 2017-6-26 20:26

地址线布成一个环了，请删掉多余走线

EDA365QA · 发表于 2017-6-26 20:26

电源管脚走线没有加粗

EDA365QA · 发表于 2017-6-26 20:26

复位信号走线太绕，请优化

EDA365QA · 发表于 2017-6-26 20:27

建议FB反馈信号从电容端接回

EDA365QA · 发表于 2017-6-26 20:27

时钟末端匹配电阻位置不对，靠近颗粒放置

jacekysun · 发表于 2017-6-27 11:02

赞一个，这个版块不错，改天也发个板子过来评审下

pcb · 发表于 2017-6-27 13:23

这么好的版块，就是要多支持！

YuanJ · 发表于 2017-6-30 20:57

很好

Anne@1985 · 发表于 2017-7-1 22:24

看的很详细

		自动登录	找回密码
密码			注册

推荐内容 /1