找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 707|回复: 25
打印 上一主题 下一主题

温补晶振 削峰正弦波输出怎么转换?

[复制链接]

45

主题

147

帖子

930

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
930
跳转到指定楼层
1#
发表于 2017-2-28 09:58 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教熟悉晶振的大侠,在选 一种温补晶振FPGA 用,但是看到大部分输出格式都是削峰正弦波的,CMOS 的很少而且几乎都没货,想请都如果是削峰输出的要怎样才能转为FPGA可以直接用的?50M 左右的频率,谢谢~
" k7 K6 Y! N! [; d: r( F- F3 E

点评

支持!: 5.0
如果你需多路同步輸出,可以考慮方法四,那種哀西各個輸出間,是沒有相位差的。^_^  发表于 2017-2-28 11:41
支持!: 5
方法二應該對你最划算,直接用 FPGA 內部的邏輯閘就可以。  发表于 2017-2-28 11:38
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
推荐
发表于 2017-3-4 17:05 | 只看该作者
hao2012 发表于 2017-3-4 15:50
* r# K" N$ O5 _2 b9 B$ _狗大,看了那个TI的clk buffer CDC3RL02,里面没有明确说两路输出没有相位差啊?这种结构的buffer都是同 ...
( u6 o$ ?* t0 l. c- E* O
是喔~你一開始也只問「温补晶振 削峰正弦波输出怎么转换」。) b" K0 Z% B; l  i/ q7 |# u9 v

( }) p& t8 d- j0 V# I4 Q' ^: b6 _! V

  C8 s3 @- _+ {, ?( y! r' _無相位差只是供應商宣傳的手法啦!通常低於 ns 級以下(ps 級)的相位差,就會被宣稱為無相位差。- X' s2 l) V, L0 G" z9 A

1 q% q$ E, w% s' k! H% A我不知道樓主想做什麼應用,乾脆給你幾本寶典自已選好了!
% U2 B* G1 W8 V+ o; m4 C
0 y9 F  A! {+ t9 ]9 T
9 Z& J' U; p* I# b0 V3 G' A& u. @0 E( j( k8 j* N* |

% ?. r3 M  r8 r' L( l* J9 W$ k' Z$ L7 _% B9 i8 E2 ^
8 K: v2 e1 `! v. A* ?  @

20080610013510265.pdf

2.36 MB, 下载次数: 1, 下载积分: 威望 -5

TimingSolutions_OVR.pdf

3.68 MB, 下载次数: 1, 下载积分: 威望 -5

Cypress_Clocks_Buffers Selector Guide.pdf

2.2 MB, 下载次数: 6, 下载积分: 威望 -5

哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
推荐
发表于 2017-3-1 11:40 | 只看该作者
hao2012 发表于 2017-3-1 09:13
9 `- b  b* Y8 X* [: i' Z谢谢版主回答这么仔细。狗大还有一个问题:这些用反相器的电路不知道能不能引入误差啊?晶振本来稳定度很 ...
. b& Z7 W# P  U0 e9 @, }
CMOS 邏輯閘引入 Phase NoiseJitter 應該是在所難免,用方案四吧!
) e. V7 k+ R& ~: t
9 E6 Y1 X1 y0 v; }. ]1 D$ v, J至少他們有保障雞皮噎死GPS)的應用無虞,這是 2.5ppm 以下的精準度。' o, C; z  G; c! C4 L5 e: V: T

0 v% c2 f  Q2 Y# d% S; S: D0 A  X7 K  b
哈士奇是一種連主人都咬的爛狗!

45

主题

147

帖子

930

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
930
推荐
 楼主| 发表于 2017-3-4 15:50 | 只看该作者
超級狗 发表于 2017-2-28 11:34% q# x" ~" B: s0 ]& `, I% c
方法四︰
- t  z! d1 s$ l0 z有一種叫 Clock Buffer 的哀西,這種哀西很多,Cypress 和 SiliconLabs 好像也有。

( C$ Z% _; R" g# l) {狗大,看了那个TI的clk buffer CDC3RL02,里面没有明确说两路输出没有相位差啊?这种结构的buffer都是同相位的吗?
$ v7 p6 E; g1 X

点评

是喔~你一開始也只問「温补晶振 削峰正弦波输出怎么转换」。 無相位差只是供應商宣傳的手法啦!通常低於 ns 級以下(ps 級)的相位差,就會被宣稱為無相位差。 我不知道樓主想做什麼應用,乾脆給  详情 回复 发表于 2017-3-4 17:05

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
2#
发表于 2017-2-28 11:18 | 只看该作者
本帖最后由 超級狗 于 2017-2-28 11:24 编辑 7 [6 X$ Y# U1 V- P" ~$ o

" Q4 N& w* X2 G3 {" e方法一:0 B' D: s8 u7 `. l2 ~6 y$ p
  F7 r$ j$ E3 f+ k& q
' _3 o/ Z2 @# ?6 q% G7 P
- _  ~' t) U1 Z! J/ R" T6 ]: u  p

  d4 j' o/ F5 a

Clipped Sinewave to CMOS Output (1).jpg (30.08 KB, 下载次数: 1)

Clipped Sinewave to CMOS Output (1).jpg

点评

谢谢版主回答这么仔细。狗大还有一个问题:这些用反相器的电路不知道能不能引入误差啊?晶振本来稳定度很高都是1.5,2ppm,用这些反相器会不会使它稳定度变差啊?  详情 回复 发表于 2017-3-1 09:13
哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
3#
发表于 2017-2-28 11:22 | 只看该作者
方法二:: Y0 i2 G$ j7 @- ^* A( }9 O1 N) C
  Y9 q& x+ S! L$ O, m

Clipped Sinewave to CMOS Output (2).jpg (33.17 KB, 下载次数: 1)

Clipped Sinewave to CMOS Output (2).jpg
哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
4#
发表于 2017-2-28 11:27 | 只看该作者
方法三:
5 r! [# K, w. _" j
( W9 j% k4 R2 @( w  X$ ?3 x

Clipped Sinewave to CMOS Output (3).jpg (27.34 KB, 下载次数: 1)

Clipped Sinewave to CMOS Output (3).jpg
哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
5#
发表于 2017-2-28 11:34 | 只看该作者
方法四︰* M5 P  B3 b$ T$ A8 Z+ h1 ]
有一種叫 Clock Buffer 的哀西,這種哀西很多,Cypress 和 SiliconLabs 好像也有。8 m  E! J& |7 y8 X
5 A% \+ d2 t  A! [% g

Clipped Sinewave to CMOS Output (4).jpg (16.36 KB, 下载次数: 2)

Clipped Sinewave to CMOS Output (4).jpg

cdc3rl02.pdf

816.51 KB, 下载次数: 4, 下载积分: 威望 -5

NB3RL02-D.PDF

94.11 KB, 下载次数: 2, 下载积分: 威望 -5

点评

狗大,看了那个TI的clk buffer CDC3RL02,里面没有明确说两路输出没有相位差啊?这种结构的buffer都是同相位的吗?  详情 回复 发表于 2017-3-4 15:50
哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
6#
发表于 2017-2-28 11:53 | 只看该作者
附帶說明:1 c  C2 O, K2 n- \, {  ]0 u" j
以上方案是某 TCXO 供應商,搭配賽靈思Xilinx)所出版的應用指南Application Note)。
" l/ v+ {- h8 Q) |+ r$ e9 N8 U) `2 s4 h/ d5 m
哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
7#
发表于 2017-2-28 12:35 | 只看该作者
本帖最后由 超級狗 于 2017-2-28 12:39 编辑
% _+ W/ @: K5 N/ q+ D& ^
0 {( [* W% F, |8 W( G6 `忘了提醒樓主!# D: W/ B+ I- c1 s, t3 B. x  S

# P8 w3 C' @/ i8 s% R74HC 系列的傳輸延遲Propagation Delay)大概就在 25ns 上下,換句話說最大的工作頻率只有 40MHz 左右。所以如果要使用外部邏輯閘電路,最好選用 74AHC 系列。
; l, \) L+ u  A+ c2 S; Q3 W* z( I- n2 e, k. I7 G7 T+ i2 E& w

; X( b+ ~7 n0 S7 v5 x" j

DIODES 74AHC04.pdf

256.84 KB, 下载次数: 2, 下载积分: 威望 -5

TI SN74HC04.pdf

1.19 MB, 下载次数: 0, 下载积分: 威望 -5

点评

版主真乃高人  详情 回复 发表于 2017-2-28 15:03
哈士奇是一種連主人都咬的爛狗!

23

主题

564

帖子

4758

积分

五级会员(50)

Rank: 5

积分
4758
8#
发表于 2017-2-28 15:03 | 只看该作者
超級狗 发表于 2017-2-28 12:35' R. P9 k0 x. j2 U
忘了提醒樓主!
# s# p. {0 f" s6 Y- D4 H9 ~5 e& Y+ @8 h$ C( D$ g2 }6 t
74HC 系列的傳輸延遲(Propagation Delay)大概就在 25ns 上下,換句話說最大的工作頻率 ...

$ z$ k% P# ?: }. x版主真乃高人,什么都能找到资料,有理有据
2 _: [0 Q$ J  c6 D  j1 i" y
平常心。

4

主题

189

帖子

1519

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1519
9#
发表于 2017-2-28 17:21 | 只看该作者
版主真乃高人,什么都能找到资料,有理有据

45

主题

147

帖子

930

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
930
10#
 楼主| 发表于 2017-3-1 09:13 | 只看该作者
超級狗 发表于 2017-2-28 11:18
: _1 o9 D; u1 @方法一:

$ r" M4 U" }5 ?: g4 T谢谢版主回答这么仔细。狗大还有一个问题:这些用反相器的电路不知道能不能引入误差啊?晶振本来稳定度很高都是1.5,2ppm,用这些反相器会不会使它稳定度变差啊?; P: k! S2 `6 B1 \) @7 S

点评

CMOS 邏輯閘引入 Phase Noise 和 Jitter 應該是在所難免,用方案四吧! 至少他們有保障雞皮噎死(GPS)的應用無虞,這是 2.5ppm 以下的精準度。  详情 回复 发表于 2017-3-1 11:40

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
12#
发表于 2017-3-1 20:14 | 只看该作者
SEIKO/EPSON TCXO for Xilinx Stratum III
2 _! j4 ~# p2 P4 a+ C! k( B4 r0 S+ W1 W2 e+ u/ H% b# B

TCXO for Xilinx Stratum III.jpg (121 KB, 下载次数: 1)

TCXO for Xilinx Stratum III.jpg

timing_solution_for_xilinx_fpgas_en_r2.pdf

535.49 KB, 下载次数: 3, 下载积分: 威望 -5

哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
13#
发表于 2017-3-1 20:18 | 只看该作者
Isotemp TCXO for Xilinx Stratum III
+ A) c9 |2 \% O; P$ C0 ~
3 c$ L7 |5 D' E

Isotemp TCXO for Xilinx Stratum III.jpg (87.88 KB, 下载次数: 1)

Isotemp TCXO for Xilinx Stratum III.jpg

TS-StratumIII.pdf

156.55 KB, 下载次数: 0, 下载积分: 威望 -5

哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
14#
发表于 2017-3-1 20:23 | 只看该作者
IDT Ultra Low Jitter Single-Ended Clock Buffer
2 N1 A: u. t* Q( e1 B3 P! M) A, [: y5 X6 S( T  W
看起來也不錯!5 G( K% y/ W1 f2 s  r2 |

: v) [7 S- Y, l% R

IDT Ultra Low Jitter Single-Ended Clock Buffer.jpg (72.23 KB, 下载次数: 1)

IDT Ultra Low Jitter Single-Ended Clock Buffer.jpg

IDT_UltraLowJitterSEBufferFamily_OVR_20160817.pdf

252.33 KB, 下载次数: 0, 下载积分: 威望 -5

IDT_5PB11xx_DST_20170210.pdf

499.72 KB, 下载次数: 0, 下载积分: 威望 -5

哈士奇是一種連主人都咬的爛狗!

5

主题

13

帖子

-1万

积分

未知游客(0)

积分
-11993
15#
发表于 2017-3-1 22:44 | 只看该作者
好东西,谢谢,学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 13:46 , Processed in 0.081162 second(s), 46 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表