电巢直播8月计划

EDA365电子工程师网»技术社区 › 电子技术社区 › SIP/IC封装设计与仿真 › Cadence SIP Die Pad Pitch约束

发新帖

查看: 183|回复: 2

上一主题

下一主题

Cadence SIP Die Pad Pitch约束

2 主题	7 帖子	160 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 160

发消息

电梯直达

跳转到指定楼层

1^#

发表于 2017-11-8 17:15 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

在Cadence 的 SIP 工具中，导入芯片之后，由于PAD之间间距太小，报了很多DRC，请问应该怎么解决？

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

139 主题	460 帖子	4605 积分

EDA365特邀版主

Rank: 6 Rank: 6

积分: 4605

发消息

2^#

发表于 2017-11-29 16:39 | 只看该作者

这个可以设间距，由于DIE PAD是导进来的，不想花时间的话把它关了就是。

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

0 主题	51 帖子	70 积分

二级会员(20)

Rank: 2 Rank: 2

积分: 70

发消息

3^#

发表于 2018-2-8 19:00 | 只看该作者

产生的问题还是自己解决

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-22 03:57 , Processed in 0.054638 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表