找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 3677|回复: 8
打印 上一主题 下一主题

请教大家一个关于Protel 设计规则的问题

[复制链接]

1

主题

1

帖子

7

积分

初级新手(9)

Rank: 1

积分
7
跳转到指定楼层
1#
发表于 2008-11-30 21:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我画完原理图后,生成网络表,在PCB中导入网络表布局的时候发现这样的问题:两个器件分别放在底层和顶层,但是要重叠放,这样为什么显示绿色的呢?并且进行DRC检查是出现这样的错误:% ]% W2 `% B( d9 v" ^" N1 t! q
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%8 q1 m5 ~& K+ m' l, d6 v! y* l6 s
     Subnet : JP3-8   
: ?& G0 o5 n! t& ~3 B     Subnet : U1-2     
) V8 W+ p/ R# S, ^9 d   Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%' Z, e9 t) j% s
     Subnet : JP3-7    2 L8 }- \) p1 E' n& L1 d
     Subnet : U1-1     / P) m9 B% X* ]  E6 W$ L) n
   Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%
/ x, I- P) {1 V/ n; A- a7 e0 {     Subnet : JP2-10   
0 ~& j0 C0 ~! M. a% G     Subnet : U1-35   
, u3 _; M+ J$ |3 ?2 _: _+ V! |5 {   Violation         Net P0.3   is broken into 2 sub-nets. Routed To 0.00%
! i# p. K8 a5 S# |     Subnet : JP2-8   
5 s  O2 I9 a5 }  \1 t9 ~) _     Subnet : U1-36    , W" _* ^+ s3 s0 T+ G* ~9 S% R
   Violation         Net P0.2   is broken into 2 sub-nets. Routed To 0.00%
' a; a& ~( V! L: C     Subnet : JP2-6    1 F" o1 Y) i- R9 s5 B
     Subnet : U1-37    9 P/ B+ E6 S. b! z+ _
   Violation         Net P0.1   is broken into 2 sub-nets. Routed To 0.00%
3 ~# M/ [; m; i/ I* g( ?     Subnet : JP2-4    % v- |! C& L0 u3 T; \' j
     Subnet : U1-38   
) G* E& C9 v/ f5 {: f   Violation         Net P0.0   is broken into 2 sub-nets. Routed To 0.00%
& F! Y( [% u+ y% }9 ~7 k     Subnet : JP2-2   
8 Y% v7 r! n0 q: y* h     Subnet : U1-39    4 _, m, o! a, A5 D$ T9 b
   Violation         Net NetY1_2   is broken into 3 sub-nets. Routed To 0.00%
( Q' B. x4 Q4 }& T" @( G0 T5 S% Z     Subnet : U1-18   
7 Y# i# r8 u' l7 l- o) M6 N     Subnet : Y1-2  
% U9 _" q4 R5 z$ `请问这是什么原因啊?需要进行什么设置?谢谢!, {  |' Z/ z8 d4 T! Q4 I% s
图片在附图中:$ A8 |2 L7 V9 b' r2 g) l1 D
Y1,SW5,SW6,U1在底层,u1在底层,这样画为什么会出现绿色呢?请不吝赐教,谢谢!

dianlu.JPG (31.11 KB, 下载次数: 8)

dianlu.JPG
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

45

主题

821

帖子

2831

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2831
2#
发表于 2008-12-1 08:19 | 只看该作者
问题1:你的某网络被分成了两部分(好奇怪哦,怎么都是两部分)' K9 I1 ]8 A) H6 P. ~2 X: ?
       也即,该网络有个引脚没被连上!6 [( p" }$ h# ~: H0 o6 t! x0 B
问题2:你的元件怎么能重叠放呢!有安全间距的呀!!

9

主题

112

帖子

1万

积分

六级会员(60)

Rank: 6Rank: 6

积分
11330
3#
发表于 2008-12-1 10:21 | 只看该作者
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
; f0 |. Q# |1 q3 U    Subnet : JP3-8    ( U7 D4 Z) z6 u5 v- n& U* A
    Subnet : U1-2     " Z* D! b; N9 |- b0 G" n
诸如之类的错误是因为还没有布线) y2 o6 j2 O# t5 d- X, t
  p1 u5 h3 t! e* `. Y
在design rules设置中找到component clearance 去掉对号,即在规则检查时不对它进行检查即可在顶底层同一位置放置元件

评分

参与人数 1贡献 +5 收起 理由
zyunfei + 5 热心解答

查看全部评分

45

主题

821

帖子

2831

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2831
4#
发表于 2008-12-1 10:35 | 只看该作者
原帖由 lhhuan 于 2008-12-1 10:21 发表 + ]. n: u1 L( S- V) O' [9 I  U0 x
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
/ p% p/ i8 M! }  }/ i    Subnet : JP3-8   
3 y" P( R6 W1 f0 P    Subnet : U1-2     : S, R& F, C7 x, Y) R
诸如之类的错误是因为还没有布线
, s; N  k4 a. s8 j* S
9 F+ n/ z5 M# N9 ~在design rules设置中找到component clearance 去 ...

- L+ O% O$ a+ i+ A, q& v- _7 P你的第一点我同意,但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意:
4 ]7 I# N+ b% T7 r1 X9 z0 {4 y如他上传的图,几个器件都是直插式的,当然不允许重叠在一起,否则板做出来后怎么焊接?

49

主题

670

帖子

4310

积分

五级会员(50)

Rank: 5

积分
4310
5#
发表于 2008-12-2 09:09 | 只看该作者
Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛8 w* A: s, O5 t: G' k. `9 B* q- j/ Q# A2 l: c6 ]
  这个意思是P1.0网络 被分割成2个子网络,(表达能力有限) ,就是P1.0网络上有2个节点没有布线,即2个焊盘过孔没有连上; 布线率0.00% 即根本没有布线;
0 D$ @6 _1 E3 p3 D; Z
; B8 L; V* ]/ V- M8 ]9 T1 e下面是 AD7的 未布线检查
2 R9 }5 W3 T/ A' Z3 e/ j- R* \$ V! h2 S0 x& ~
Un-Routed Net Constraint: Net SCL. y2 p3 ]% |5 I
is broken into 2 sub-nets. Routed To 50.00%
' @: a. h4 c: x3 W4 `Subnet : R5-1
8 o& k* F9 ~8 L5 c5 W5 K4 z$ NSubnet : IC2-6 IC3-259 F2 K3 F1 f0 m" u2 j
4 b7 S, r2 a# w2 d/ v
% D9 M! _- E" u! D" \

7 u# \. \! d3 F/ l2 [, O5 R7 s6 m  z5 E9 q8 k
去掉   component clearance    就是去掉元件间距检查;比如要在你的单片机下放元件可以去掉,但是有高度限制,比如你在单片机下放个继电器,继电器很高,你单片机还能焊上去吗?除非你的芯片插座比继电器还高
6 ~; d6 g. ]6 m+ U. y8 f4 l' O5 N, y  X; O
[ 本帖最后由 zgq800712 于 2008-12-2 09:12 编辑 ]

评分

参与人数 1贡献 +5 收起 理由
zyunfei + 5 同意你所讲

查看全部评分

14

主题

87

帖子

137

积分

二级会员(20)

Rank: 2Rank: 2

积分
137
6#
发表于 2009-2-3 19:29 | 只看该作者
你的第一点我同意,但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意:
+ P8 f$ |$ b+ H, z/ U如他上传的图,几个器件都是直插式的,当然不允许重叠在一起,否则板做出来后怎么焊接?+ S: M5 T9 A1 B6 q; i; U% l
yihafewu 发表于 2008-12-1 10:35
我同意,上图中都是直插式元件,不是smd元件,不能重叠放。

6

主题

57

帖子

-1万

积分

未知游客(0)

积分
-11614
7#
发表于 2009-2-11 16:01 | 只看该作者
再補充一下:% R# y7 N1 z* {, k1 @7 X) ~
問題1:
: y# M% j& y" R0 nViolation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网6 r: e9 C. `6 B. h1 j4 k. D
7 L. z2 H6 j6 W( [$ t: J: r/ z+ \     Subnet : JP2-10   
& Q+ r5 y5 ?! f2 o( @0 g/ B; ~( s2 |  b: {5 S- O5 IEDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛     Subnet : U1-35    , w/ v1 \' h. O' ~
含義就是該網絡有兩個PIN腳未連接上
* c* n! k- ~1 C9 K# O/ Q# D5 y問題2:
* I: n. ^+ [2 f1 ?" a為什麽貼片元件沒有這種問題呢?反而是直插方式出現安全間距問題呢,主要是因為,BOTTOM面元件的零件孔有深入到TOP面元件U1的元件範疇之內了,而這剛好違背RULES的,所以不是不可以放,只是我們的軟體是人為地設置的,它也就很忠誠地維護的職責罷了,^_^!
天下事有难易乎,为之,则难者亦易矣;不为,则易者亦难矣。

426

主题

8749

帖子

2万

积分

认证会员B类

CAD工程师

Rank: 25

积分
22654
8#
发表于 2009-2-12 14:53 | 只看该作者
可以重叠放。
" V3 ]# ~) ~2 y+ ~$ ]! l1 E+ x) w) t0 ?% _; W3 z
U1是用了IC座,上面的IC可以插下来。6 `0 ^; _2 U) B. O7 y; Z% z
- B; ?+ ?( M& \4 R) Q
估计LZ是因为想省下成本。有创意。
专业服务:(价格面议)
代写作业
拉等长
调丝印
喂猪
欺负同学
打老师

2

主题

36

帖子

-8985

积分

未知游客(0)

积分
-8985
9#
发表于 2009-2-13 11:23 | 只看该作者
应该是在印制板绘制界面的rules中好像后数第二还是第三个选项卡里,把检查设为多层,不要QUICK就OK了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-7 21:00 , Processed in 0.069412 second(s), 43 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表