|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 wfc_02 于 2017-2-1 22:53 编辑 ' f6 E! R- ], s. P
8 \3 t0 V+ D& m" J. L) ` [/ s各位坛友大家好!6 z9 k% z B$ d. [
如题,最近在使用candence 17.2对于candence 15.7创建的原理图进行了重新的netlist 生成,并使用原工程文件中提供的封装库导入allegro17.2时,提示类似如下问题: / W' X7 B( ?: q9 K7 l7 A
& G9 f& R8 ~* A
#1 WARNING(SPMHNI-192): Device/Symbol check warning detected. [help]
8 _8 x2 N" E( z' a
5 e; Y# b- U1 ]" L. hWARNING(SPMHNI-337): Unable to load symbol 'CAP0603' used by RefDes C1 for device 'CAP NP_CAP0603_0.1UF': WARNING(SPMHUT-127): Could not find padstack RX0_70Y0_95R0_10T.
, }# z% b; {/ u4 W due to ERROR(SPMHDB-181): Design revision 15.x is too old. Must run the batch dbdoctor to uprev. [help]
4 }9 {# _1 O0 D1 Z6 |. @, l: a# z$ D( z$ G% S' |
Could not find padstack RX0_70Y0_95R0_10T.
' a1 f: C* z) a+ y/ |0 L. }5 ~0 m' V: c. b9 S# o
出现上面的问题后,我进行了如下的检查:检查allegro中*pad, *psm库路径, psmpath和padpath均设置了封装的路径;
" d x6 _# h4 ^ n0 P. _然后使用dbdoctor对cap0603和RX0_70Y0_95R0_10T进行了检查,并重新导入netlist。问题依然存在。8 K$ n% y" _8 |' f1 _% I& D$ A
哪位大神给指导下,问题该怎么解决 ? 多谢!5 I5 t! J3 \" m2 V
, B! W9 u: M- B5 E& D
! @3 }) M& M& S3 M* M; _8 o+ m& |% [0 ?( `% P7 }/ v2 Z# M1 x
|
|