找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 280|回复: 4
打印 上一主题 下一主题

[仿真讨论] How to Cost down PCB

[复制链接]

111

主题

124

帖子

1273

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1273
跳转到指定楼层
1#
发表于 2016-7-26 16:38 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
How to Cost down PCB

( E! m, E. N9 a/ R8 X4 Z! V2 L4 S
) [' S% J+ a; h6 w, x* Q' c) G. s* a0 X
  • 1、如果设计的电路系统中包含FPGA器件,则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。(FPGA中某些特殊的管脚是不能用作普通IO的)

    9 T; k2 j8 E: K) I* x1 e! v. D
  • 2、4层板从上到下依次为:信号平面层、地、电源、信号平面层;6层板从上到下依次为:信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(优点是:防干扰辐射),优先选择内电层走线,走不开选择平面层,禁止从地或电源层走线(原因:会分割电源层,产生寄生效应)。
  • 3、多电源系统的布线:如FPGA+DSP系统做6层板,一般至少会有3.3V+1.2V+1.8V+5V。3.3V一般是主电源,直接铺电源层,通过过孔很容易布通全局电源网络。

    " \, m/ A8 L- @
  5V一般可能是电源输入,只需要在一小块区域内铺铜。且尽量粗(你问我该多粗——能多粗就多粗,越粗越好)
  1.2V和1.8V是内核电源(如果直接采用线连的方式会在面临BGA器件时遇到很大困难),布局时尽量将1.2V与1.8V分开,并让1.2V或1.8V内相连的元件布局在紧凑的区域,使用铜皮的方式连接,如下图:
9 \4 ?3 ?4 C, z  M. {0 H1 {

5 c, f( O" u! i; B: ~; z; {
  总之,因为电源网络遍布整个PCB,如果采用走线的方式会很复杂而且会绕很远,使用铺铜皮的方法是一种很好的选择!

/ U7 Y$ ~8 J4 O+ a# o6 C

. J3 c8 {& K8 X# K+ o( r
  • 4、邻层之间走线采用交叉方式:既可减少并行导线之间的电磁干扰(高中学的哦),又方便走线(参考资料1)。如下图为某PCB中相邻两层的走线,大致是一横一竖。
    0 n: U% T1 O2 B# x+ N
3 R1 H) [# H0 l$ \: T* h4 j; N
' i  v9 C- D& }1 {- v! F0 u7 s
  • 5、模拟数字要隔离,怎么个隔离法?布局时将用于模拟信号的器件与数字信号的器件分开,然后从AD芯片中间一刀切!

    / O- D# ^5 ?* D$ s1 j: a
% r* ?& T. w) k0 k/ s

9 r/ H8 b. t' Z2 ]% a( @
  模拟信号铺模拟地,模拟地/模拟电源与数字电源通过电感/磁珠单点连接。

  h; I& Z6 C  A
3 X* l. j2 A, o* k" O! X4 R3 g  Z, L3 x
  • 6、基于PCB设计软件的PCB设计也可看做是一种软件开发过程,软件工程最注重“迭代开发”的思想,我觉得PCB设计中也可以引入该思想,减少PCB错误的概率。

    , ?" m# f" j3 C8 P' [
; r! r4 b" l7 Y+ Y" o, j& @2 k
  (1) 原理图检查,尤其注意器件的电源和地(电源和地是系统的血脉,不能有丝毫疏忽)
4 Y/ f4 c" v, ^1 f7 u9 ]
  (2) PCB封装绘制(确认原理图中的管脚是否有误)
8 ]* I- F5 R) K' G
  (3) PCB封装尺寸逐一确认后,添加验证标签,添加到本次设计封装库
3 @4 Z5 J/ B) f) c9 N& i4 J) I7 G: C  T
  (4) 导入网表,边布局边调整原理图中信号顺序(布局后不能再使用OrCAD的元件自动编号功能)
7 P) ?! {- q6 j) |7 R, w, n' u
  (5) 手工布线(边布边检查电源地网络,前面说过:电源网络使用铺铜方式,所以少用走线)
7 I1 ~0 P" F0 Z
  总之,PCB设计中的指导思想就是边绘制封装布局布线边反馈修正原理图(从信号连接的正确性、信号走线的方便性考虑)。
/ c( `; ], a- O" |
  • 7、晶振离芯片尽量近,且晶振下尽量不走线,铺地网络铜皮。多处使用的时钟使用树形时钟树方式布线。

    " P8 A& P& v  i$ i

& p: `( u2 Q8 W2 I' N' f
  • 8、连接器上信号的排布对布线的难易程度影响较大,因此要边布线边调整原理图上的信号(但千万不能重新对元器件编号)

    1 U6 e# Q8 P& W& c1 x
3 n4 g, q: _# k# G0 r% \
  • 9、多板接插件的设计:
    ' x# m7 v4 s) _( M. h

/ |7 ]) h3 s4 y- |( Y" U
  (1) 使用排线连接:上下接口一致

) A5 q3 B% F2 P3 I3 T" ~4 A
  (2) 直插座:上下接口镜像对称,如下图
  M  s7 Z# L  [, a; ]
- S& A8 C$ |/ L7 A! g. R
  • 10、模块连接信号的设计:

    5 o6 z# T6 N+ ~4 N% K$ z# _9 }
- }2 @3 H" A# x! Y
  (1) 若2个模块放置在PCB同一面,如下:管教序号大接小小接大(镜像连接信号)
$ U$ |9 U( B3 [7 g" H

2 \0 C2 ]8 S6 E' t. L4 D
  (2) 若2个模块放在PCB不同面,则管教序号小接小大接大

- A) k/ |5 M, v- c8 f
  这样做能放置信号像上面的右图一样交叉。当然,上面的方法不是定则,我总是说,凡事随需而变(这个只能自己领悟),只不过在很多情况下按这种方式设计很管用罢了。
  h. A: ~+ d4 f% z
  • 11、电源地回路的设计:
    8 R$ Z5 ?* n! K6 t8 d
    # d. j; N3 B- C) C2 d7 U: W3 J: E
' ?, `' |* `/ B2 A! G1 ]( c0 \
  上图的电源地回路面积大,容易受电磁干扰

: V: U' M& f0 m# Q3 ~3 n" J
  上图通过改进——电源与地线靠近走线,减小了回路面积,降低了电磁干扰(679/12.8,约54倍)。因此,电源与地尽量应该靠近走线!而信号线之间则应该尽量避免并行走线,降低信号之间的互感效应。

  s+ ~- F# |9 }$ k' t6 |
  c5 x6 ?  @4 |$ y1 G5 C( @8 w5 j

: l8 E# r2 T. N' J' N1 ]
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

2

主题

14

帖子

15

积分

二级会员(20)

Rank: 2Rank: 2

积分
15
2#
发表于 2016-9-1 09:05 | 只看该作者
謝謝分享~~

0

主题

47

帖子

-8971

积分

未知游客(0)

积分
-8971
3#
发表于 2016-9-18 17:41 | 只看该作者
謝謝分享

6

主题

28

帖子

58

积分

二级会员(20)

Rank: 2Rank: 2

积分
58
4#
发表于 2016-9-21 08:16 | 只看该作者
挺有用的!

32

主题

408

帖子

1443

积分

EDA365版主(50)

散热专家

Rank: 5

积分
1443
5#
发表于 2017-3-23 16:32 | 只看该作者
挺实用的资料
公益散热顾问咨询微信号:John_lsl
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-26 00:37 , Processed in 0.073281 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表