[资料] ASIC中的异步时序设计

sinsaina · 发表于 2016-4-23 11:36

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

在一般的ASIC教程中，大家接触的大都是同步时序的设计，即单时钟的设计。但是在实际的工程中，纯粹单时钟设计的情况很少，特别是在设计模块与外围芯片的通讯中，跨时钟域的情况经常不可避免。作者在实际工作中就遇到了一些异步时序设计的问题，由于最初对异步时序产生的问题估计不足，导致在设计的后期不得不对设计进行返工，本文介绍的几种同步策略也正是在实践中学习摸索的结果。本文旨在向读者介绍几种实用的同步方法，不可能对异步时序设计涉及的问题覆盖完全。由于篇幅限制，本文主要描述同步策略的核心思想，而不涉及到具体的实现。

sinsaina · 发表于 2016-4-23 11:36

Hh0203 · 发表于 2016-4-25 14:10

不错啊，怎有点冷清！？

		自动登录	找回密码
密码			注册

[资料] ASIC中的异步时序设计

EDA365欢迎您！

推荐内容 /1