求助DDR3的双面板，数据线时钟地址线没有没有完整包地？

gdli · 发表于 2015-9-9 19:47

您需要登录才可以下载或查看，没有帐号？注册

x

求助DDR3的双面板，数据线时钟地址线没有没有完整包地是否有影响？

菩提老树 · 发表于 2015-9-9 22:59

双面板，建议包地，这样你的阻抗才能设计的好。当然，如果信号线很短，阻抗也就没有那么的重要了。

gdli · 发表于 2015-9-10 08:57

菩提老树发表于 2015-9-9 22:59
, k4 n8 ?# f# D9 q$ W双面板，建议包地，这样你的阻抗才能设计的好。当然，如果信号线很短，阻抗也就没有那么的重要了。

数据线很短在1000mil以内，地址线很长4000左右。调试后说是包地不好不能跑高频

flywinder · 发表于 2015-9-10 09:23

双面板必须包地，如果空间紧，可以隔两根线穿一根地线

菩提老树 · 发表于 2015-9-10 13:07

gdli 发表于 2015-9-10 08:57
# r" d+ M" T' D. K* k, V数据线很短在1000mil以内，地址线很长4000左右。调试后说是包地不好不能跑高频

不是包地不好，而是你包地包的不好。包地是有讲究的。比如你包的太远了或者是太近了，都有可能不符合你的阻抗设计。

打杂君 · 发表于 2015-9-11 16:52

DDR3双面板，CLK不包地，兄弟，你胆子也确实比较大。

		自动登录	找回密码
密码			注册

推荐内容 /1