找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1297|回复: 1
打印 上一主题 下一主题

在这里看到了很多的关于阻抗匹配的介绍,仍有不解,FPGA的阻抗匹配!

[复制链接]

1

主题

8

帖子

-8942

积分

未知游客(0)

积分
-8942
跳转到指定楼层
1#
发表于 2008-10-10 17:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
发现仍然有很多的问题,并没有很好的解决!
% G5 X$ J! g% ~% A最近在调试FPGA读取NAND Flash,发现了一些Flash的问题!
$ N! w7 Y! c8 V; _% {6 K4 l5 l以为是内部的Code存在问题,最后发现FPGA的CLk上挂上示波器,OK!* d% Y# i. Q' o) T
才发现原来是信号的阻抗匹配的问题!于是,今天来到这里求学呀!
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
2#
发表于 2008-10-13 19:16 | 只看该作者
Xilinx virtex4以上的的FPGA会有DCI,以可调端接形式实现阻抗匹配。
sagarmatha
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-19 18:20 , Processed in 0.053719 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表