找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 446|回复: 5
打印 上一主题 下一主题

IMX6中64位DDR3问题

[复制链接]

39

主题

221

帖子

831

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
831
跳转到指定楼层
1#
发表于 2016-3-7 17:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
Hi~各位大师,下午好,小弟想问问IMX6中关于64位DDR3的问题,在IMX6SOLO中,是只支持32位的,在IMX6D,IMX6Q中支持64位DDR3,小弟在这里稍微有一点疑惑,这个64位的DDR3是双通道还是怎么说?那么在IMX6D,IMX6Q中是否支持32位的DDR3?为什么单核的只支持32位,双核及以上就可以支持64的呢?小弟不胜了解,还望大师指点一下,先谢过了!( {+ F5 N/ X* G5 [5 H" `( y
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

15

主题

1123

帖子

2417

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2417
2#
发表于 2016-3-7 23:41 | 只看该作者
主要是考虑容量和位宽,按芯片明确的要求设计

点评

感谢版主大人的回复,我还是再看看手册再说吧。谢谢!  详情 回复 发表于 2016-3-8 10:56

39

主题

221

帖子

831

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
831
3#
 楼主| 发表于 2016-3-8 10:56 | 只看该作者
菩提老树 发表于 2016-3-7 23:41
2 u) {& _7 s! b8 ^; u  h& ^8 |主要是考虑容量和位宽,按芯片明确的要求设计

; q! S3 t2 C* t9 B. d6 R感谢版主大人的回复,我还是再看看手册再说吧。谢谢!
. s# v( `6 f! N- Z6 g

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
4#
发表于 2016-3-8 13:17 | 只看该作者
本帖最后由 超級狗 于 2016-3-8 13:29 编辑
5 b' [/ h" x0 I' f2 ]* ^3 C$ @+ N- `) k! U
i.MX6 Quad Reference Manual. R! S9 y  B( t& K" M0 E
& c. [! A! I! l2 e  c4 b2 O8 s
Multi Mode DDR Controller (MMDC)
6 p* O+ j/ I% h' i9 u+ H% `2 R, x- u$ R. ^
46.1 Introduction
4 A7 |) x- ^& j3 p8 x* H; BThe MMDC is a configurable, high performance, and optimized DDR controller that supports DDR3 x16/x32/x64, LPDDR2 1-channel x16/x32/x64 and LPDDR2 2-channels x16/x32 memory types.
8 m+ p5 f& j" S! i# C/ N1 M+ l
7 T0 q. g6 z5 {7 y6 F2 Ei.MX6 四核只有搭配 LP-DDR2 才有支援雙通道Dual Channel)!! S/ t3 Y$ s; ?( _9 w  F% f
: L% J) n) S) H+ i3 g, D1 e8 s

点评

感谢超级狗版主大人的回复,小弟这个已经看过了,就是不太明白。。。小弟打算再研究研究处理器的架构什么的,这个板子目前还是采用开发板的布线,原分不动照抄DDR部门,剩下的我们再自己布线,先跑起来,后面的慢慢  详情 回复 发表于 2016-3-8 14:58
哈士奇是一種連主人都咬的爛狗!

33

主题

4949

帖子

1万

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
12225
5#
发表于 2016-3-8 13:28 | 只看该作者
本帖最后由 超級狗 于 2016-3-8 16:22 编辑
: O3 |% C; B9 @8 P3 V# J. |1 K! ~! m& p
i.MX6 Solo Lite Reference Manual
( `  P! v6 f& E; Q5 X8 h: M5 P" X/ o1 j* P6 J, s+ j
32.1.1 MMDC feature summary

' \0 z) f  L3 ^9 g8 p3 h3 X0 Y' Y( J9 z
Support DRAM Standard
2 r5 P; V2 d8 k- b4 z( \
  • LV-DDR3, DDR3 x16, x32
  • LPDDR2 x16, x329 i  ?- U! }3 i6 g7 p

# T0 Y/ X: y! s3 J; Q
' n- `! I5 {# v. f
$ c+ i& @2 E( C1 p" {+ _4 P
哈士奇是一種連主人都咬的爛狗!

39

主题

221

帖子

831

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
831
6#
 楼主| 发表于 2016-3-8 14:58 | 只看该作者
超級狗 发表于 2016-3-8 13:17
6 }* y2 Y( [6 j6 c- R) d7 Ui.MX6 Quad Reference Manual
8 k* R, n4 ]6 |. a9 S4 I8 T  d1 {
6 O8 g# g$ O0 Y$ M; GMulti Mode DDR Controller (MMDC)
( G/ _  ^& {, ]$ P
感谢超级狗版主大人的回复,小弟这个已经看过了,就是不太明白。。。小弟打算再研究研究处理器的架构什么的,这个板子目前还是采用开发板的布线,原分不动照抄DDR部门,剩下的我们再自己布线,先跑起来,后面的慢慢调整。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 11:26 , Processed in 0.060485 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表