关于11月15日X86培训的一点心得

loyou1993 · 发表于 2015-11-28 01:31

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 loyou1993 于 2015-11-28 21:19 编辑

我是11月12日才得知我这次可以参加培训，把我那个激动的，看了一遍又一遍，确定没错我就是15。15日那天我早早的吃完午饭（12：30）就从桃园出发了，虽然很近但是我是路痴o(╯□╰)o害怕找不到路，事实证明我是对的，我是12点50的样子到深大C出口的，按照百度地图找啊找，5分钟的路程愣是让我13点27才到教室。旁边的大哥问我怎么那么热，满头大汗的我很没底气的说，迷路了……

题外话不多说了。进入主题，关于我这次受训

的一点点心得。以下为我所记得我认为的几个要点：
A.差分线通用布线要求
B.玻纤效应
C.布局布线规划
首先说说差分线通用布线要求，我以前未曾仔细注意的一点。当内层差分线走线距离远的参考平面大于近的参考平面四倍以上时，可以忽略远参考平面的跨分割问题，但5G以上高速差分除外。这里有两个关键词，4倍，5G；先谈谈四倍,借助给力的SI9000，废话不多说，先上图。

考虑远距离平面的模型算出的差分阻抗95.28欧

不考虑远距离参考平面的模型算出的差分阻抗95.49欧

(95.49-95.28)/95.28*%=0.22%

对于一般的高速差分走线规格书中的要求是+-10%的阻抗控制；对于这个要求，0.22%可以不算是阻抗不连续了，忽略跨分割确实不存在问题。那么问题来了，5G为什么要考虑呢？请杜老师教育下我

（四倍是否理解正确也请杜老师指正）。
再来说说玻纤效应，当杜老师介绍到10度走线，如下图

我总算是知道了，某天我闲的无聊探索的那个allegro新增的10度走线是干啥用的了。玻纤效应是指PCB制造中使用的PP片也就是介质层材料之间存在缝隙，PP片越薄在铜线的相对介质层的缝隙越多，造成介电常数波动，导致走线阻抗不连续。走线阻抗不连续对于的高速走线的影响，嘿嘿

，自行脑补，而减少这种影响的方法，杜老师介绍了有三种（10度走线，板材旋转10度，使用介电常数均匀的方法），其实是一种，走线和玻璃纤维的经线和纬线保持一个相对的角度这样可以防止走线平行于玻璃纤维的经线或纬线，至于为什么是10度，原谅我知识浅缺，总要留口饭给别人吃吧

上图看看，杜老师说了，板材旋转10度对于大面积的PCB是非常的浪费板材的（说白了费钱

），使用介电常数均匀的板材，这个也不用说了，money，money，money。最好的方法是什么，10度走线，可怜的雷板（借鉴前面大哥的

）工程师，算来算去还是俺们这些雷板工程师便宜啊，白菜价大甩卖

。有兴趣的可以关注兴森快捷的公众号，最近两期刚好讲到玻纤效应这个问题。微信号是China_FASTPRINT
总结上以上两点：其实围绕的还是对于走线阻抗这个根源问题，保证阻抗的良好连续性是信号完整性的重要一点。
   再讲一下布局布线规划，布局布线这个就像行军打仗，布局就是布阵，阵布好了，仗就容易速战速决，百战百胜。这样说来，雷板师们有木有一种运筹帷幄，指点江山的感觉啊，是不是瞬间感觉自己特别的霸气有木有;P。其实这一切的一切还得是熟读兵书（基础理论知识和各种规则要求），方能布好局。
   以上是个人一些受训后思考的一点点体会。本人知识浅薄，文中有不对之处，请各位加以指正。
   最后感谢杜老师严谨又不失风趣的讲课，感谢大周末那位累的趴在桌上睡觉还过来工作的美女姐姐，感谢课间活动的九位帅哥和一位美女带来的欢乐，感谢论坛提供这么好的一个机会。