|
|
于争 发表于 2014-4-12 09:199 B. |# v, s5 ^' g( J- }
找主控芯片厂家要一下DDR接口封装内的等效线长或封装S参数，然后再分析！
" }4 O: j! f( [2 w另：点对点互连，引脚上测到回勾 ...
于博士您好！
6 _/ ~$ m& y5 [0 M感谢您的回复！; _0 T3 R' V2 w3 {5 O) }$ G2 E$ d
) o* T6 Q3 X3 f W1 }) o$ C0 i
我们这个信号确实是点对点的互连，回沟也没有影响到DDR3 的功能，只是在仿真时看不到回沟（相比实测有更大的过冲），die和pin上的波形差异也几乎没有，即使在修改了package寄生参数之后也显示不出差别。
8 x1 C5 G# B, j2 [9 R7 I* a
: e$ d0 R/ B# f* [. [. H4 z( M之前我们在测另一个DDR2模块时曾经用仿真再现了die和pin上波形的差异（同样是dq和DQS的读信号），而这次在DDR3模块上却不行（DDR2的主控芯片是Xilinx的FPGA，DDR3的是安霸的视频处理芯片），所以想分析一下原因，提高仿真精度。$ g2 `) `! b9 R: x3 d4 C
- c* c) A( `. X, W8 w0 R! U2 W( F
关于仿真的方法，主要就是使用SigXplorer提取PCB上的拓扑，添加主芯片和DDR芯片的IBIS模型（转换为dml），设定输出端数据码型，得到时域的波形，主要关注的是链路上的反射，没有考虑板上其它信号的串扰和电源完整性。现在我个人是想先排除芯片IBIS模型的因素，但是我不确定IBIS上除了寄生参数外还有那些参数会影响die和pin上的波形差异。' e# r' j {# o* a7 @8 ~* ]
7 T/ [5 j2 g5 h" i9 y0 T. ~
我还是这方面的新人，可能会忽略掉一些常识性的问题，望不吝赐教！
) v5 X9 R0 {+ j: Y& E5 W |
|
/1 
发表于 2014-4-9 15:45
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
发表于 2014-4-27 22:29
