找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 3058|回复: 10
打印 上一主题 下一主题

[仿真讨论] 求解 差分对旁边的GND孔作用

  [复制链接]

10

主题

129

帖子

2687

积分

认证会员B类

Rank: 25

积分
2687
跳转到指定楼层
1#
发表于 2014-1-17 16:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
现在一般对差分线的设计都会在换层旁边添加GND孔做回流孔 请问这个孔加与不加具体有多大的差别.
4 s) B) T6 ~. ~% T' K3 }6 V" Z如果从top层换到第三层,俩个信号层共同参考GND02层这种情况还是否需要加GND孔,毕竟这样不存在回流平面远近的问题., ~: B- L% J5 V1 ]' `8 F0 a
还一种情况受层叠限制top层fanout一段差分线信号参考面是GND,但走到内层只能参考电源平面 ,这样回流GND孔也失去了作用。
1 f8 v9 I/ E, q' |4 B( F( ]给的感觉就是打与不打都不重要了.2 N' K$ `4 V6 p& ]  _/ O' M+ \9 m# W
再退一步讲即便是打孔有好处而且非打不可,那回流GND孔距离差分孔多远合适呢,距离过近如果差分线比较多 势必影响内层负片电流通路
# w7 U7 J7 _$ N' D& v# n- G# Y如果远了 肯定是起不到效果了。
- R; G1 p" T) Y; D, P! v希望有研究和经验的高手们帮忙分析下.
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏3 支持!支持!1 反对!反对!

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
2#
发表于 2014-1-17 16:56 | 只看该作者
使用CPW算阻抗控制确定via到走线的距离; M" e; Z# u. |- G" X: b& s
这个孔是为了改善串扰用的  你不打孔,通过加大和其他走线的距离也是可以达到类似效果的
新年伊始,稳中求胜

0

主题

368

帖子

4192

积分

五级会员(50)

Rank: 5

积分
4192
3#
发表于 2014-12-1 16:26 | 只看该作者
在网上搜到了一种说法,觉得比较合理。。* X' f, P  l6 d, `0 {' n
直接发链接貌似不太受欢迎,不过搜一下很容易找到; h# {+ ~$ q4 D2 V  T5 `
在差分对换层但不换参考属性(即两个参考层都是GND或者同一个power)时,在靠近换层出打via,使回流路径缩短(附近没有via时会通过层间分布电容回流);在换层时若参考平面属性发生变化时,应该在换层附近加旁路电容提供较短的回流路径。
. T9 U/ b9 r3 s% ?; {  B& v

" q7 L/ z" g6 N7 s# ^现在的问题是,过孔的孔径/焊盘大小、电容的容值/封装具体是多少比较好呢?5 s' Y9 y) O1 q( S8 x& g! t

# H' L  g2 `5 e8 S

4

主题

32

帖子

343

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
343
4#
发表于 2014-12-2 19:31 | 只看该作者
qiantan 发表于 2014-12-1 16:26; V* z. s+ K5 W, K" }" S
在网上搜到了一种说法,觉得比较合理。。
/ M! T7 E, i- I. f, ?直接发链接貌似不太受欢迎,不过搜一下很容易找到
. J% D4 X# f) z" q% K' ~
这个需要通过仿真去确定。
; Y+ G* \3 f7 d$ A, ^

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
5#
发表于 2014-12-2 21:28 | 只看该作者
差分信号的过孔设计跟GND层是两回事,GND层是为了给蚀刻的信号线做参考,而地过孔是为了给信号过孔做参考,信号过孔处有反焊盘,反焊盘的大小影响了信号阻抗,反焊盘越大,信号阻抗越大,设计地过孔可以降低信号过孔处的阻抗,使信号过孔处的阻抗跟信号线的阻抗尽量一致,从而减少信号的阻抗不连续。

42

主题

111

帖子

681

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
681
6#
发表于 2014-12-5 21:15 | 只看该作者
cousins 发表于 2014-1-17 16:562 K8 H5 `% J' q& ?$ D1 b. Q7 A
使用CPW算阻抗控制确定via到走线的距离7 ^, l4 @, X- J# y" d1 Y5 U0 ]
这个孔是为了改善串扰用的  你不打孔,通过加大和其他走线的距离也 ...

) Y  Z# j. d5 {% c9 I! L窜扰是一方面,从TDR,S21 S11以及相位等角度考虑都是有作用的,不单单是窜扰
+ a4 J: i6 L4 @3 z2 w( t" J: Y" c

20

主题

413

帖子

5131

积分

五级会员(50)

Rank: 5

积分
5131
7#
发表于 2014-12-5 22:30 | 只看该作者
仔细看这两张图,必能有所领悟,仿真是解答的手段之一。
' c5 ?# B' k5 k+ g* S 3 o5 b! k1 |. g9 R' B

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
8#
发表于 2014-12-5 22:43 | 只看该作者
honejing 发表于 2014-12-5 22:30
  i" k" c6 }4 N6 {% r仔细看这两张图,必能有所领悟,仿真是解答的手段之一。

5 Q- {5 X+ ~  Q% E我建议哥们将过孔的位置调整一下,将两个信号孔与GND孔形成一个三角形,而不是一条直线,这样的结果应该跟你这个图不一样,也许可以更好表达你想表达的意思。

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
9#
发表于 2014-12-6 10:21 | 只看该作者
往昔如梦 发表于 2014-12-5 21:155 ^  t; C& ^$ a: B9 T! Q7 k
窜扰是一方面,从TDR,S21 S11以及相位等角度考虑都是有作用的,不单单是窜扰

! Y+ u0 q' [9 ?: b耦合线中,无论是奇还是偶模下的阻抗与串扰都是不可分割的。何况我也建议要用CPW来算差分阻抗了。不要把串扰和TDR,S21,S11,相位完全化为两个独立的概念,何况时域看XT依然是TDR/TDT,为什么呢?) ^2 \0 @: y, r
- ?! }' s, w9 |* C1 a

. d* X0 I. c- O* \
新年伊始,稳中求胜

1

主题

140

帖子

154

积分

二级会员(20)

Rank: 2Rank: 2

积分
154
10#
发表于 2014-12-22 15:20 | 只看该作者
持续关注中ing!

0

主题

72

帖子

175

积分

二级会员(20)

Rank: 2Rank: 2

积分
175
11#
发表于 2014-12-26 16:33 | 只看该作者
理解了········
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 12:44 , Processed in 0.067901 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表