找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 508|回复: 0
打印 上一主题 下一主题

QUATRTUS II 9.1在编译时报10482,ROM_DATA未定义错误

[复制链接]

3

主题

41

帖子

407

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
407
跳转到指定楼层
1#
发表于 2013-2-25 10:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位好:$ e) H. |" `7 C& t5 z! A
       才开始学习FPGA。在看清华的ALTERA FPGA工程师成长教程时使用第六章的源代码,在QUARTUS II 9.1进行编译时报10482错误,提示ROM_DATA未定义,不清楚如何排查故障,请指教。多谢!
! p4 _4 i1 S; P, I2 V" X/ w( w1 f! s* H& g

" m. r' @% i/ G, \  @, I& K# O: C0 l3 h1 y+ {# l
7 O) M3 T) h) m& h. {

% `  u' v: q: v; ]  I2 B
, k3 b+ S5 G0 d  a$ ]  }( L1 |' X% l5 r; t9 U" d' q# X# B7 l6 i. h
LIBRARY IEEE;                                                                                                //调用标准库文件
' I( J8 A) u, x# F9 ?; bUSE IEEE.STD_LOGIC_1164.ALL;, @0 p4 ^) Z5 y. e8 }) r3 I
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
7 Z- [9 `0 J$ |# X) F$ j- oENTITY sinfsq IS
7 ]' Q4 q' u; ^6 g- E   PORT(                                                                                                //端口定义
  e5 m8 L( ~' P% {3 e8 K2 s4 T       clk : IN STD_LOGIC;
+ ?  v: S# u+ R5 J/ _3 o       dout : OUT STD_LOGIC_VECTOR(5 DOWNTO 0)) ;/ X9 ?4 {( ^: R" m/ P4 Y1 \
END sinfsq;; A& I0 Z! H" D& r" Y4 N. o4 @
ARCHITECTURE behavior OF sinfsq IS  m" k% V5 T% P  P6 Z$ B9 m! T2 G( x
COMPONENT sin_rom                                                                              //声明ROM元件$ ?2 A. ^: k# @1 z
        PORT(
/ o, d5 \( w& B9 O4 C8 E; r                address        : IN        STD_LOGIC_VECTOR(5 DOWNTO 0);
. ?. O# V) O$ E) o4 Y2 J! F                inclock        : IN         STD_LOGIC;
) c: `- j* F  o                q            : OUT        STD_LOGIC_VECTOR(7 DOWNTO 0));
' {" ?  Q8 H0 b2 EEND COMPONENT;$ x% ]1 k0 {' q) c
   SIGNAL wt: STD_LOGIC_VECTOR(5 DOWNTO 0);! h  F8 v4 ~+ _" T* O- U
BEGIN2 d, I3 G, ~  v; x
   PROCESS(clk)) J" O' f' O  @1 {+ R' n
   BEGIN; f& p5 m* d5 X( }. Y
      IF clk'EVENT AND clk='1' THEN) Z. S8 r/ \! f4 q3 ]" K
         wt<=wt+1;
& H, w) N% H$ m6 Y+ P4 B4 ?5 o      END IF;( ^( X2 I9 N% M, w" s
   END PROCESS;4 h: ]. \; f; Q( J3 m
   u1:rom_data PORT MAP(address=>wt,inclock=>clk,q=>dout);                        //例化ROM元件
/ k* d9 P" |  SEND behavior;  v7 [1 y7 T! o; G+ L
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-27 20:35 , Processed in 0.065521 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表