谁有仿真via的阻抗的经验！可以给些意见吗？

yuxuan51 · 发表于 2012-8-28 10:51

gavinhuang 发表于 2012-8-28 10:27
4 x1 v2 ?# S9 J: }& X9 I+ ? G' ^0 o我遇到了个问题，就是我在仿真差分线的 S（dd12）的时候，当我用polar算出来是100ohm的差分线的时候，他的 ...

上图或者上工程，不归一化的话端口阻抗肯定是和端口处那无穷小段的特性阻抗是一致的，你这种情况可能是走线中间阻抗不连续比较厉害造成的

songcxi · 发表于 2012-10-9 00:16

yuxuan51 发表于 2012-8-28 10:51 * L% t) f: \- ~4 Z3 F" ]. K7 h
上图或者上工程，不归一化的话端口阻抗肯定是和端口处那无穷小段的特性阻抗是一致的，你这种情况可能是走 ...

这个是当然的了，端口默认是单端阻抗是50ohm（对应差分100ohm），当传输线的差分阻抗是100或者接近100的时候，端口阻抗是不需要怎么去修改的，得出的sdd11 sdd21是正确的，但是当传输线的差分阻抗不是100，比如60ohm时，就必须要把端口的阻抗改成60ohm（无论波端口还是集总端口，先设置成差分对，然后再把差分阻抗改成60ohm）。端口是否和传输线匹配，这点可以从SDD11看出，没匹配的话SDD11会很大，只有在匹配的情况下，SDD11才是最小的，

		自动登录	找回密码
密码			注册

[Ansys仿真] 谁有仿真via的阻抗的经验！可以给些意见吗？

推荐内容 /1