|
|
给大家看一下cpu的ddr2 时序要求：
2 c( ~$ f! L% i1 BSignal Group Absolute Minimum Length Absolute Maximum Length
3 q9 A6 ^4 h) s/ eControl to Clock Clock – 600 ps Clock + 600 ps3 Z0 R- P$ @9 A3 O
Command to Clock Clock – 600 ps Clock + 600 ps
# V# I4 W: Q, C" nData to Strobe Strobe – 250 ps Strobe + 250 ps
: t8 y6 ~: [) g. @" r/ HStrobe to Clock Clock – 475 ps Clock + 875 ps
, D8 l& ?5 r' f+ e& K, [( Z) e
% ~1 F; S2 z1 q0 L2 k- y' ~6 [这个是cpu的Hardware Design Guidelines上面说的，我的布线满足以上要求，
0 ~8 L- O% r: `* q但是我没有micron的ddr2硬件设计要求，有个文档但是上面讲的是DIMM的布线，要求相当严格，( {: a" F h7 V* b
有哪位兄弟有micron的颗粒设计文档请发给我，小弟万分感激！！！+ h) A- K8 F7 I/ g# F' p/ m: [
我的e mail：guyun236@126.com
# X* R1 C" A6 k$ J% _
, h+ ]4 J, x/ f/ [- _还有请兄弟们帮我评审一下板子呀，能不能通呀，我心的确实没底！！！ |
|
/1 
发表于 2008-6-10 19:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
