跪求基于FPGA/CPLD的智能交通控制器的设计

penyuanjia · 发表于 2011-5-23 12:05

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 penyuanjia 于 2011-5-23 14:48 编辑

本课题的智能交通灯控制系统突破传统交通灯的限制，需根据车流量的具体状况，实现延时时间的变更，从而提高交通管制的效率，并且用FPGA来实现开发，可以缩短开发周期。本课题主要内容是用Verilog或VHDL语言设计一个智能交通灯控制系统。具体需要完成以下工作：设计采用自顶向下的设计方法，根据功能将电路分为div(包括div1和div2)、counter、controller、Fenwei(包括Fenwei1和Fenwei2)等模块。然后针对每个模块进行开发。利用QuartusII中的仿真工具对每个模块进行仿真，保证功能正确。在此基础上，将所有模块连接起来，形成完整的设计，并保证整体模块仿真综合通过。最后将程序下载到Altera FPGA芯片中，进行原型验证，实际结果需电路工作正常，满足设计要求。