Warning (10631): VHDL Process Statement warning at my_latch.vhd(37): inferring latch(es) for signal or variable "out_0", which holds its previous value in one or more paths through the process； ( r! n% ]% o9 WWarning: Found combinational loop of 1 nodes+ b% N/ I: o; F' |3 d5 R' j
Warning: Node "my_latch:inst14|out_3~16"；0 u2 A3 _/ S1 N% i* C! A4 X
这两个警告如何消除啊？？ ) T4 l5 @8 o2 ~$ ~( Z1 I, U 8 B$ p2 |( n Q0 fWarning (10631): VHDL Process Statement warning at my_latch.vhd(37): inferring latch(es) for signal or variable "out_0", which holds its previous value in one or more paths through the process； 4 T; R% d$ a: |* i这个警告的话，是因为编写VHDL语言时，用了不完整的IF语句，产生了锁存器，为什么很多资料中提到在VHDL语言中尽量避免使用不完整的IF语句，也就是说尽量不要使用锁存器？？但在实际使用中确实需要实现输出锁存，该如何解决啊？谢谢啊！！！
/1 
发表于 2011-2-17 13:46
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！