|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
| 来源：21icbbs.com PCB 技术 作者：tanflying | |
1 J1 s( Q: U% B
7 N' E" U: O% i$ \2 {: p5 s$ e2 |7 C0 k* R) s: ]
一块优秀的电路板，除了在实现电路原理功能之外，还要考虑EMI,EMC，ESD，信号完整性等电气特性，也要考虑机械结构，大功耗芯片的散热问题，在这基础上再考虑电路板美观问题。所以，PCB板布线是门艺术，具体而言是门折衷的艺术。在开始学习摸索PCB布线之前，或许您会在各式各样的参考书中看见各式各样的PCB板布线的规则，即使许多规则在一定程度上会是有相同的内涵，可是在不同的实际布板实践中会有不同的侧重点，甚至规则之间会产生冲突。举个例子：规则一信号传输的路径越短越好，规则二是在高频布线要求阻抗匹配。在考虑布DDR MEMORY的总线时，SOP封装的MEMERY芯片不可能对所有的TRACK实现规则一,正确的做法是整体考虑阻抗匹配的条件下实现所有的TRACK相对最短。因此，实际布线中规则之间的不可兼得就会让读者布线过程中自觉的有效的利用这些规则时产生种种疑惑，甚至就陷入这样或者是那样的一般性的规则中不知所措。在这就需要强调一点――各种布线规则只是指导性的，要结合实际的布线过程去不断折衷以取得最大的效用。我想只要在实际布线中自觉注意这些规则，或多或少会对布线的效果有所帮助。 0 I% _( W# E7 ?" v& A
3 r. l: y# z) o" f \
5 }9 T5 H# q# D2 U* y+ r% z1． 模块化，结构化的思想不仅体现在硬件原理设计中，也要反映在布局布线效果中
( [* s2 h7 `* z% }6 J
% x. N) Z* j* b& I5 A5 L" J0 X w+ W, ]& B
如今的硬件平台的集成度越来越高，系统越来越复杂，自然而然也就要求无论是硬件原理图的设计中还是PCB布线中使用模块化，结构化设计的方法。如果接触过大规模的FPGA或是CPLD就知道，复杂IC的设计必然要求采用自上至下的模块化的设计方法。所以作为硬件工程师，在了解系统整体架构的前提下，首先应该在原理图和PCB布线设计中自觉融合模块化的设计思想。举个例子，数字电视机顶盒的硬件平台的主IC－QAMI5516中就有如下的几种模块： $ V v% z' z/ g9 K5 K( M$ M7 E
# {. _( s( G1 P( \. E0 {) M; L
7 M7 j5 {1 L- a4 J6 v- D* aST20:主频180MHZ的32位RISC CPU
; c7 V/ Z' w/ O! ]) [2 y* D# N N( _8 t' d4 D
1 r& w( P5 ?6 Y; cPTI:TRANSPORT STREAM的处理单元
5 O( ?, F$ x! i/ R" H; M) l. h* P3 D g
1 a8 y) A, L( l- ^, S
DISPLAY:MPEG-2解码，显示处理单元 * J3 h! O9 D2 @# i) T# @* W" S
0 f/ Q% P# c5 y5 v4 C9 { C4 \' C$ K7 y; [6 R0 j- W2 A4 |, ?
DEMODULATOR AM解调器 # d$ H: p4 {+ K* F$ b1 p1 h
5 y8 L7 q+ G1 _# X' L
) U0 O; \$ j1 o- y8 b3 c- n9 a+ [8 pMEMORY INTERFACE：不同应用系统所需要不同的MEMORY的接口
/ K% r ~8 Y* }6 @, x
2 ]( S( v5 U$ ]# l8 \6 ]' b$ A3 F
STBUS：各个模块的数据通讯总线 6 C r5 d) o- u6 c0 V5 R
. G7 H. B" ~+ H7 _0 w8 u |
# p* a' a+ ^$ q+ o" {# EPERIPHERALS:UART,SMARTCARD,IIC,GPIO,PWM等常用外设 : x+ v5 I: Q. C2 M3 Q
; P0 i( w: u9 m9 w8 R& p$ [
- S/ k+ {6 `6 r& r. [- q2 s
AUDI音频输出接口 * o: H. d" }' d& {4 D' X) [
; A, F9 u1 E7 ]( ]6 S7 |0 `1 D3 G0 C; m, |
VEDI视频输出接口 $ v' h, @/ h p) O6 {. `6 Z6 v' Y
3 O. _# s0 ?+ ~ s+ ?3 z
: k0 L2 D9 C2 ^4 u T' {/ m
QAMI5516模块化的设计过程，虽然不一定要求硬件工程师了解系统的方方面面，可是必然要求在设计硬件平台时，把在实际运用中使用到的IC不同模块的接口部分当作一个子系统来处理：例如音频部分电路和视频部分电路在布局布线的时候就应该在一个整体区域内进行。这样做，不仅延续了IC模块化设计的思路，而且可以方便在需要进行PCB板的物理分隔，减少不同模块之间的电气耦合，可以方便整个系统的调试。我们知道，硬件调试中最容易检查，处理电路原理设计中的错误的方法就是“头痛医头，脚痛医脚”，即上述的QAMI5516平台中，如果音频部分电路有问题，首先要做的就是检查校验音频模块。
9 Q5 j4 G, V7 }5 k6 f6 g2 M* d0 |2 C x9 [2 y
( f6 D. Z& s, ^2 N$ k, N模块化的思想还体现在系统总线的布线上，通常总线都区分为CONCROL BUS,DATA BUS,ADDR BUS,这三类。例如上面QAMI5516中SMI上使用的是一片16M的SDRAM,工作频率在100MHZ，这就要求这一组总线在布线过程中需要统一成一个整体来考虑阻抗匹配。在实际的布线过程中，不可能要把这些线布得七零八落吧。
0 x/ ~% E* z1 K' A5 i1 O" Q7 L- M* I w* O9 ~# q5 h3 G- L
9 E3 u( N6 x; L O3 ^6 o, t3 ]* i6 @模块化的思想也有利于PCB板的布局。
- s+ W1 g! X: _ S% }
}: U. J4 e+ g: \ B/ p8 l
* f2 z) h/ _+ O1 d6 }" }2 F模块化的思想也有利于硬件系统的功能的扩展或是更改。
8 v( Z5 B7 t; y6 ~9 P
. e2 [4 K5 C8 g3 x% T: D3 w
' k: ?( n1 Z' |2 Z* `! D2． 站在整个系统的角度上，分析各个模块信号的性质，确定其在整个系统中占据的地位，从而确定模块在布局布线的优先级 - Q+ W+ w3 K+ T. {1 z0 z
- [, Z! N* I3 \% ~* s( {$ z6 l7 u# t# u! K
布局对于整个系统具有重要的意义，这要求在实际的布线过程中，对于各个模块的具体处理有轻重缓急之分。一般的布局规则，都要求区分模块是模拟电路，还是数字电路，是高频电路还是低频电路，是主要的干扰源还是敏感的关键信号等等。因此，在布局之前必须仔细分析各个模块信号的性质包括模块的属性，功能，供电电源，具体信号的频率，电流的流向，电流强度等，以确定模块在PCB板上布局。通常，在机械结构确定的情况下，复杂的系统还会有N种不同的布局方式，这需要站在系统的角度上依照一些规则的折中来找出最优化的布局布线。 # M: w& |3 c: }+ c/ H! f
: ]( K# y ]6 x
- d" w; O2 `1 u+ k. `( x; `/ O
在数字模块中，都会有时钟，例如SDRAM的CLOCK，而时钟电路是影响EMC的主要因素。集成电路的大部分噪声都与时钟频率及其多次谐波有关。如果CLOCK信号是一个正弦波形式，如果处理不当，对系统会“贡献”一个该频率或是该频率的倍频的干扰源，如果是CLOCK信号是方波形式，则对系统“贡献”一个杂散频率的干扰源。同时，CLOCK还是一个容易受干扰的信号，如果CLOCK受到干扰，对数字系统的影响可想而知。因此，时钟电路模块是属于关键模块，在布局布线过程中优先各种规则考虑其布局布线。
, s- W! ?3 e# v' l/ Q
8 q( Z/ F* y0 i0 T3 o M# @0 [, Q* h, V" t+ {9 Y
类似的还有在现在许多的嵌入式硬件系统中的各种各样的中断模块。中断的触发有电平触发和边沿触发。曾经碰到过一个设置为上升沿触发的中断因外界的干扰而不断的被触发，最终导致了RTOS由于处理不过来而堵死的现象。 - x0 ]! p; e' g) X, ^6 v2 M
0 A: l, H3 Z- u: i' n1 d5 h/ G; O: R* |9 x {' J
按照这一原则来分析二个简单的电路布局。在一个我接触到的手机硬件平台中，显示屏的亮度电路是通过一个PWM产生的不同脉宽信号，经过一个RC积分电路建立不同的背光灯电压来实现的。PWM信号和CLOCK相比，在对整个系统EMI的影响上在某种意义上是相同的。但是如果仔细分析一些，就应该知道，如果在布线时，IC的PWM信号在尽可能短的路径上建立模拟的电平后才在PCB板上传输，也就是说电阻和电容尽可能的靠近PWM管脚放置，这样可以使PWM对系统的干扰减小到最小。在手机硬件平台的设计中，RF部分和音频部分是系统的核心，这两部分的布线占据绝对核心的地位，在布线时置于优先考虑的地位。所以在实际布局布线中，这两个模块的信号线单独布在一中间层，并且在其邻层使用电源层和地层，把它屏蔽起来，同时其他模块尽量远离这两个模块，以免引入干扰。另外尝试着考虑这样一个细节:MIC输入很小的音频信号需要经过放大到一定的程度后再输入到AUDIO ADC中。我们知道抽象意义上的信道传输信噪比是衡量噪声对系统的影响。可以相互参照，一个小的噪声在音频信号放大之前就串扰就信道和在音频信号在放大之后才进信道对音频指标的影响。如果这信道的路径不得以经过一些强干扰源的区域，建议音频信号进行放大后再进行传输。
4 v0 a1 j+ Z- C. L- N1 {3 L
0 Y/ {; m, D* X# r# K8 [# S- h3 |: O* t
再比如在复杂系统的总线上通常会挂接类型的设备，如I2C总线可以挂127个从设备，在某些机顶盒硬件平台中通常会挂上DEMODULATOR,TUNER,E2PROM。这也要求对不同的设备对于分享总线的频率上加以区分，对于使用频率高的设备放在相对比较重要的位置上。例如在上述QAMI5516平台上的EMI接口同时使用了SDRAM，FLASH两种设备。基于对系统的理解，SDRAM放置的是实时操作系统的运行代码，FLASH是作为一种存储介质，在软件系统运行过程中SDRAM相对于FLASH有更多的读写操作，因此在布线过程中应该先考虑SDRAM的位置。
) z( \. u/ W t6 E, `5 e
! m" }( t. i0 F. L7 {- }
; T& d$ w7 h9 Z6 c3． 注重电源完整性，布局布线中优先考虑电源和地线的处理
8 F. C4 C# x2 H. x# ~* N+ u& Z' x" a/ A; g* a
* b) ]4 M6 K. l在任何电子系统中，干扰源对系统的干扰不外乎通过两种途径：一是通过导体的传递，二是通过电磁辐射经过空间的耦合。在频率较低的系统中主要是第一种路径，在高频系统中也有相当部分的干扰原因是通过导体的传递，其中比较明显的就是IC产生的噪声通过电源和地干扰整个系统。因此，电源的完整性或者说是电源质量对整个系统的抗干扰能力具有至关重要的意义。电源完整性实际上是信号完整性的一部分，然而考虑到电源对于所有系统的重要性，在此单独列出。要声明的是，在实际系统中，要做到这一点并不容易，系统中总会有各种不同频率的噪声。在电路设计和PCB布局布线中只是极力的减小各种频率的噪声，从而提高系统的抗噪声的整体性能。同时，在复杂系统中，减少系统的噪声不是更改一两电容的值就能够做到，而是需要注意电源滤波效果的累积。在手机硬件设计中，有专门的PMU来对管理对各个模块供电，然而PMU都是来自VBAT。无法想象，如果是敏感的音频运放的供电没有经过滤波的处理，直接取自VBAT，又或者，像给SDRAM供电的电路没有做滤波处理，任由这部分数字电路的开关噪声污染整个VBAT，会是有什么样的后果？
% e. S$ G6 h, Y
7 ~& f/ x0 \7 d/ C/ A2 c% u
: Q; z" m! S) W' ~, _+ K/ n如果对电源完整性有了足够的重视，结合起前面说过的模块化和各个模块仔细分析后，这部分还是相对比较好处理。对于IC电源VCC通常的规则一般都会用旁路电容和去耦电容进行处理，并且在布板的时候尽量让这类电容靠近IC的电源输入处。如果在要求苛刻的系统中，还可以对不同的敏感频率采用LCCL电路（串接一个电感或是磁珠，并一个电解电容，并一个瓷片电容，再串一个小的电感，具体值需要依照相应频率确定）滤波。曾经做一个复杂的系统，由于在系统的DEMODULATOR上的一路核心电源上没有使用旁路电容，从而使DEMODULATOR的解调后的误码率高的无法忍受。对于系统中各种GND的处理，一般要求分析电流的回流路径。电流具有总是选择阻抗最小回流路径的性质。这是一个核心原则，可以通过这样一个事实来理解：在PCB布线中有“铺铜”这样的模式。“铺铜”经常会在网络GND上使用，所有的数字信号都可以抽象成一个最基本的门级电路，GND也就是信号回流路径的一部分。GND就是通过“铺铜”的方式，使信号的路径上的总阻抗变小。“就近接地”，“最小化接地阻抗”也正是基于这样的考虑。 5 h( H! _9 ?9 q6 n/ Z# k
: }8 c8 ] m$ A7 V) K
( @# I4 J! N2 ?& q+ v8 k+ v% K0 Z2 _
上面只是抛砖引玉的讲述了这几年来鄙人在PCB板中的一些感触颇深的几点，有了这三个指导性原则，并结合具体的许多布线规则，剩下就是您的态度问题了。当然，毕竟能力和见识有限，其中难免有所偏颇，不足之处恳请指正。
8 }& D' |4 \' z8 e |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2008-4-22 13:01
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！