找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 2234|回复: 14
打印 上一主题 下一主题

protel99se最近发现的问题,一个有网络的过孔没有和它相关的网络连接,DRC居然不报错

[复制链接]

65

主题

496

帖子

5038

积分

五级会员(50)

Rank: 5

积分
5038
跳转到指定楼层
1#
发表于 2009-8-27 22:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
protel99se最近发现的问题,一个有网络的过孔没有和它相关的网络连接,DRC居然不报错,有好几年没有用protel了,最近用它做了几个板子,在这一块板子上出现了这个问题,但以前一直都没有发现这个问题,不知是我软件装的有问题材还是设置有问题,不知各位有没有遇到过。
; U$ S6 o; ~, k! T! O% Y/ v图片如下:

未命名4.png (80.35 KB, 下载次数: 0)

未命名4.png
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

65

主题

496

帖子

5038

积分

五级会员(50)

Rank: 5

积分
5038
2#
 楼主| 发表于 2009-8-27 22:18 | 只看该作者
本帖最后由 fenqinyao 于 2009-8-27 22:33 编辑 " b, s3 g- l; z% E

; |8 w$ s0 k/ ^- H0 R* R高手帮忙看看吧,在线等啊.7 b6 m+ l0 {  w9 |
看来一时半会是没有发言了,现在将这个文件放上来,哪个有心人帮忙测试一下,刚才重新了软件还是不行,明天到公司去装上试试吧.
! g$ Y: u! ~# h* g* G我在想protel不会有这么低级的错误吧,以前也用过3年多都没有发现这个问题。

MyDesign.rar

17.92 KB, 下载次数: 22, 下载积分: 威望 -5

5

主题

101

帖子

664

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
664
3#
发表于 2009-10-30 23:03 | 只看该作者
晕一下,这是不是你想这样考试啊!你自己多没设置好的事啊!我的可以了,上传你看一下

MyDesign.rar

16.08 KB, 下载次数: 10, 下载积分: 威望 -5

65

主题

496

帖子

5038

积分

五级会员(50)

Rank: 5

积分
5038
4#
 楼主| 发表于 2010-5-24 19:01 | 只看该作者
楼上兄弟,没有了解我的意思,我指的是过孔的连通性,不是元件间的连通性,你将元件间的连线连好,再将过孔的连线断开再试一下。

129

主题

594

帖子

3480

积分

五级会员(50)

Rank: 5

积分
3480
5#
发表于 2010-5-24 22:05 | 只看该作者
个人觉得这也算是AD的优点吧,这边的via只是一个orphan via,在最后肯定是要删除的啊,这个过孔肯定没有与其他有电气属性的东东相连,如果真的在别的层面与其他的电气属性相连,那么要么就是你rule没有做好,要么就是AD的bug。打开看了一下,是前一种情况,把via删除就好了@~@

48

主题

602

帖子

1万

积分

六级会员(60)

Rank: 6Rank: 6

积分
10466
6#
发表于 2010-5-25 08:20 | 只看该作者
回复 1# fenqinyao : q, \3 o- c$ d* l

% U+ s0 {: W: H0 L/ L+ l3 h% \. A, d% a$ I
    我想drc只能检查原理图对应的连通性吧,对于你自己添加的过孔。可能不理会!

65

主题

496

帖子

5038

积分

五级会员(50)

Rank: 5

积分
5038
7#
 楼主| 发表于 2010-5-27 12:24 | 只看该作者
个人觉得这也算是AD的优点吧,这边的via只是一个orphan via,在最后肯定是要删除的啊,这个过孔肯定没有与其 ...
1 V* O& W, p: B+ C, Jlegendarrow 发表于 2010-5-24 22:05

9 T3 s/ B$ H5 z: q4 t! g1 q. t8 x' F3 Q% X+ C& _
; }5 r: ]2 A5 Z( W
    这个在AD6以后的版本中是没有这个问题了,我就是检查不出来才没有删除,这种情况在一个比较复杂点的PCB里是比较容易出现的。

65

主题

496

帖子

5038

积分

五级会员(50)

Rank: 5

积分
5038
8#
 楼主| 发表于 2010-5-27 12:24 | 只看该作者
回复  fenqinyao
- J9 p3 b/ a, f1 i/ e' i1 t3 b0 X; ^/ k; L7 s
* N1 X) [! x  D& p( A
    我想drc只能检查原理图对应的连通性吧,对于你自己添加的过孔。可能不理会!
; H. }: Y: H4 t8 A. z吴鸣 发表于 2010-5-25 08:20

  @/ a. g% y( t/ S2 j' Q6 l
$ H' G! X( z# [/ ?0 q1 O
6 V0 a, S" `9 [6 C: H    在AD6以后的版本就没有这个问题了,这样看来是protel99的bug了。

129

主题

594

帖子

3480

积分

五级会员(50)

Rank: 5

积分
3480
9#
发表于 2010-5-27 13:45 | 只看该作者
个人觉得还是保留这功能比较好,以后就可以根据飞线来确定这些orphan via了
+ s0 o5 @3 H6 ?. C( Q$ y还有一个问题就是,如何在最后出gerber之前将这些多余的via(有net,但是没有任何电气连接的)删掉的命令呢,目前还没有发现啊@~@& r0 L' ?! S1 A" t* J
我的想法是看能不能从rule着手,做一个相关的rule

129

主题

594

帖子

3480

积分

五级会员(50)

Rank: 5

积分
3480
10#
发表于 2010-5-27 22:04 | 只看该作者
想到方法了,不过不是通过设rule的方式完成的
. i& l4 d+ W! V% G2 L; V当PCB完成以后,hide pad track polygon region via……等,如果有鼠线,就可以马上定位到所在的地方,无论是没有删除的via或者track,都可以轻松的找到,但是对于dangling line似乎不行

129

主题

594

帖子

3480

积分

五级会员(50)

Rank: 5

积分
3480
11#
发表于 2010-5-27 22:40 | 只看该作者
在AD6以后的版本就没有这个问题了,这样看来是protel99的bug了。1 W% \5 `" ]* f5 `/ H
fenqinyao 发表于 2010-5-27 12:24

3 a* m6 |0 a  i* S1 G
$ m0 c7 x  e" \- x- J8 U8 L. \
7 ?) A9 z9 K, x' D% ~   AD6里面也有这个问题,但是问题解决了哈哈

93

主题

582

帖子

3097

积分

五级会员(50)

Rank: 5

积分
3097
12#
发表于 2010-5-30 21:36 | 只看该作者
好像是你的线没走通吧,有NET的孔就要连上。不然在做DRC是地定会报出来。

0

主题

18

帖子

-8981

积分

未知游客(0)

积分
-8981
13#
发表于 2010-6-9 01:59 | 只看该作者
楼主怎么问出这么低级的错误问题  晕

13

主题

223

帖子

793

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
793
14#
发表于 2010-6-10 23:45 | 只看该作者
学习了

2

主题

9

帖子

-1万

积分

未知游客(0)

积分
-12028
15#
发表于 2010-6-12 08:22 | 只看该作者
学习了······
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-8 20:45 , Processed in 0.067131 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表