|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 weign 于 2009-7-27 00:08 编辑 4 P) ^) m9 q( Y! p5 p# S
9 p* ?( T' t* J, L+ @如图1所示,这是一个输入到IC的电路。该IC工作电压为3.3V,工作电流11.5毫安
/ f7 [3 e. q6 V+ E; Q% [* C; {! W; l/ u; @/ z" r& F9 l/ Y
R5应该是起下拉作用,也可以说是并联分流(不知道表述是否正确),那么R4的作用是什么呢?避免杂讯影响电源?如果是,为什么取值为100欧姆?
- s! \; L. ^# E* i) y' y& F: w1 f1 L j: @$ o8 Q3 F
: v6 P: j' C" c7 l3 V* x4 H) ?- x6 [) f5 d+ S- z% l4 f
再如图2,这是一个CPLD(工作电压3.3V、输出电流20ma~30ma)的输出,经100欧电阻后,去驱动另一个模块(该模块对电流没有明确要求,电压要求为5V)。CPLD在综合的时候把该管脚设置成LVTTL了。为什么是100欧呢?小弟觉得好像不合理,但实际上它是能正常工作的...理解不通~
9 F1 E$ y% g2 s. v9 b7 n4 B) E4 v) D6 _) A6 ^* R- U
; y4 Y- t. F- J/ K) }+ w5 H( N
欢迎大家拍砖! |
-
1.jpg
(14.14 KB, 下载次数: 0)
-
2.jpg
(13.67 KB, 下载次数: 0)
|