PCIE走線問題

yuechi · 发表于 2018-6-27 10:18

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 yuechi 于 2018-6-27 10:29 编辑

請問當IC的差動對信號(PERp / PERn)配置與金手指相反時, 是建議繞線呢? 還是用兩組過孔交換?

(繞線時走線又會靠近CLK腳位)

謝謝各位.

lxh19861215 · 发表于 2018-6-27 10:28

这种情况，感觉左图会好些，即绕线走的方式。

yuechi · 发表于 2018-6-27 10:33

lxh19861215 发表于 2018-6-27 10:28; P7 ]7 l5 t" e2 a7 H4 M- a. V2 `& d
这种情况，感觉左图会好些，即绕线走的方式。

謝謝您的建議,
但是繞線走PERp太靠近PCICLK腳位, 會影響訊號品質嗎?
(PIN-PIN的間距1mm)

lxh19861215 · 发表于 2018-6-27 10:40

只是一点点走线比较近，不会有太大的影响，相对于打两对过孔的影响，这个就不算什么了。纯属个人建议。毕竟这个影响的大小无法考证。

haveok · 发表于 2018-6-27 10:44

过两次过孔插损回损都有影响，还不如绕出来把

浅梦沐_rFRRH · 发表于 2018-6-28 09:00

能不打过孔尽量不要打过孔

partime · 发表于 2018-6-28 17:02

问问做原理图，可不可以交换一下P/N。很多差分信号是可以改的，并且是一组（比如8对，或者16对）一起修改的。我没做过PCIE修改的情况，不过很多其他SERDES是可以改的。

yuechi · 发表于 2018-6-28 21:46

partime 发表于 2018-6-28 17:02
t& C/ O" h) `问问做原理图，可不可以交换一下P/N。很多差分信号是可以改的，并且是一组（比如8对，或者16对）一起修改的 ...

謝謝, 因為這IC非FPGA, PIN是固定的.

yuechi · 发表于 2018-6-28 21:47

haveok 发表于 2018-6-27 10:44) Y f3 x% u* k; X, C7 z
过两次过孔插损回损都有影响，还不如绕出来把

謝謝,目前我採用左圖繞出來~

yuechi · 发表于 2018-6-28 21:48

浅梦沐_rFRRH 发表于 2018-6-28 09:00) D/ e2 J3 P( C8 F* Z$ {' [
能不打过孔尽量不要打过孔

謝謝, 我採納各位的建議, 用繞的.

记得梦想了吗 · 发表于 2018-6-29 10:18

这个差分对等长这么绕没有问题吗，差分对间距要求比等长要求要严格。应该在输入或输出端开始绕吧。

partime · 发表于 2018-6-29 13:58

yuechi 发表于 2018-6-28 21:46
9 G7 t2 ^; f3 _& W0 Z& x8 h謝謝, 因為這IC非FPGA, PIN是固定的.

现在SERDES的设计，即使不是FPGA，在内部是可以软件配置的，P/N调换一般是可以的. 你可以试试问一下。

J蓝虹 · 发表于 2018-6-29 17:16

左图吧，这是速度多少的信号，8G以下，这点绕线影响很小。相比之下因看板子线长很短，打两组孔反而影响信号的质量

yuechi · 发表于 2018-6-29 19:45

J蓝虹发表于 2018-6-29 17:16. Y, e8 F8 Y G7 T/ A }
左图吧，这是速度多少的信号，8G以下，这点绕线影响很小。相比之下因看板子线长很短，打两组孔反而影响信号 ...

受教了,謝謝.

		自动登录	找回密码
密码			注册

推荐内容 /1