EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-6-14 23:49 编辑 I' U; S$ T S' q
7 A* Y, `* V) J* s& @7 pPowerDC 本节介绍Cadence® Sigrity™ 2017 PowerDC™ QIR2 版本中的新增功能。 / _/ x( O9 e' A. N
Allegro数据库相关更改 - m4 B3 D% _- r* @
多区域层叠支持 在Stack Up 窗口,支持多区域功能。 多区域信息显示在区域管理器中。 + `6 Q8 [$ R0 i5 b
刚柔结合设计的3D热预览改进 在仿真之前,单击工作流程窗格中的“预览热3D模型”以查看3D热模型。 ' ?2 d9 j( s3 d2 f
弧形走线支持 走线弧和铜皮边界弧被离散化为小段走线。
8 b- [! A: Y8 O: q* o1 t
网状铜皮支持 在PowerDC中,网状铜皮被网格剖分。 0 N; s1 u( z, G! ?6 P
可用性改进 , {. ~9 ^, b% w$ H- C, H
多板连接器引脚电阻支持 在“设置引脚电阻”窗口中,每个引脚可以用特定的电阻来定义。 您可以保存并加载.csv格式的引脚电阻文件。 引脚电阻文件的格式如下图所示。 - J, g# p% e# A4 v& ?% h: }$ x5 }
连接器引脚电流/电压显示 多板/封装压降分析和多板/封装电热协同仿真工作流程中添加了新的View Connector Pins Results选项。 仿真结束后,点击此按钮,查看连接器的引脚电压、压降、功耗和引脚电流。 连接器信息文件被命名为ConnectorPins_SimulationResults.xml,保存在结果文件夹中。
+ G* z9 t E! x" V/ ^: A L: B
将多板VRM感应引脚定义为差分对
# U2 a4 U5 q: p3 X* e: u! s
测量两点之间电压的功能 1. 要测量电压分布图中两个点之间的电压,请右键单击并从快捷菜单中选择测量压降或测量压降(参考点)。 2. 右键单击并选择结束测量压降以退出该命令。
2 E7 w9 m& w! `9 V# f, O" i选择扫描迭代功能 1. 单击扫描管理器中的“选择扫描集”按钮。 所有迭代都列在“选择扫描集”窗口中。 2. 一些或所有的迭代进行扫描仿真。 . P1 b+ U( T% b* i* _* |
将PowerTree拓扑添加到PDC签收报告的选项 1. PowerTree安装完成后,单击工作流程窗格中的“应用PowerTree”。PowerTree选项在“报告选项”窗口可见。 2. 选中此选项,将PowerTree拓扑添加到签收报告中。
5 W1 z; G- X1 u$ f9 O
导出调试信息的选项 增加了导出调试信息的选项,用于在无法取得项目文件情况下检查问题。 1. 设置环境变量POWERDC_DEBUG=1。 2. 在仿真结果文件夹下找到文本文件Worksapcename_PowerDC.debug。 - a7 ^- ?8 G! P
AMM/PowerTree的相关改进
0 w, ~# W3 m% c7 n. S! |. K支持热模型的AMM模型分配 在分析模型管理器(AMM) 中,您现在可以指定热模型数据。 在AMM模型分配之后,模型数据被传递给PowerDC以创建工作空间。 3 X+ B& X- D6 |! d. `
支持采用没有地网络的PowerTree 对于没有地网络的PowerTree拓扑,当您在工作流程面板中单击“应用PowerTree”时,PowerDC可以创建一个没有地网络的工程文件。
, ^7 N, z* `/ \3 B3 |& n
其它改进 " w* w6 D5 K# O/ d# v( J0 m
PowerDC中的标记层支持 您现在可以根据分布图附加评论或备注。
1 ]$ v4 m6 t- w: D1 ]
这些备注是layout工程师修改layout的指导原则。
$ l$ t1 R2 I. T0 z* {2 |% ?7 W
热精度改进 当空气流量为0时,系统使用自然对流。 →选中“使用增强传热系数模型”选项来提高精度。
1 l6 \0 W+ k+ A1 ^5 K 默认情况下,如果选中此选项,则计算传热系数的三次迭代。
* G l) X p" y
更多TCL支持 加载PowerTree ; A# G9 m7 Q5 C6 U% q& B
应用PowerTree 8 g8 _# A! ~! n' e2 a1 q' F2 r; |
sigrity::apply powerTree -net {power netgroup,pairing p/g net} -net : if no netpair is specified, all power net groups will be applied.
$ w! a% w. C4 }+ ]- Y2 L
更改所有层/过孔的材料
' p- \7 G3 i( V4 p& @sigrity:: update layer model_name {FR4} {allDielectric layers} {!} sigrity:: update layer model_name {copper} {allconductor layers} {!} sigrity:: update layer dielectric_name {FR4}{all conductor layers} {!} sigrity::update PadStack -all -conductivity{5.85219e+07} -MetalName {copper} {!} # h! _" t5 f3 J$ P6 t
: _* U- S! C! X- e$ N4 @7 F
0 y5 C" m) H+ Z
欢迎您的评论! 您可以通过PCB_marketing_China@cadence.com联系我们,非常感谢您的关注以及宝贵意见。% ^, h8 b# V( j; i) A* U
, Y$ d7 N* U4 S* Z) t/ ~4 M \- Q: a1 T2 U! C! l: E
|