EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-6-14 23:49 编辑
) l& m! Q) I" T$ j* O2 V1 E( [. d& t" u+ Z: x+ _
PowerDC 本节介绍Cadence® Sigrity™ 2017 PowerDC™ QIR2 版本中的新增功能。 9 \+ A8 X2 B- S& g- W
Allegro数据库相关更改 . V1 ~0 i1 z# L) i3 \; S' K
多区域层叠支持 在Stack Up 窗口，支持多区域功能。 多区域信息显示在区域管理器中。 4 V; z9 @' M* j; r
刚柔结合设计的3D热预览改进 在仿真之前，单击工作流程窗格中的“预览热3D模型”以查看3D热模型。 8 `) J% U3 ^8 w
弧形走线支持 走线弧和铜皮边界弧被离散化为小段走线。 8 V4 r4 a2 p. s. {+ R
网状铜皮支持 在PowerDC中，网状铜皮被网格剖分。
7 v! S# B+ u' t, P9 X1 y2 k
可用性改进
9 u) I% [5 K7 }2 Q2 B! L" ]& O多板连接器引脚电阻支持 在“设置引脚电阻”窗口中，每个引脚可以用特定的电阻来定义。 您可以保存并加载.csv格式的引脚电阻文件。 引脚电阻文件的格式如下图所示。
3 @. V# h) l: W4 p+ d
连接器引脚电流/电压显示 多板/封装压降分析和多板/封装电热协同仿真工作流程中添加了新的View Connector Pins Results选项。 仿真结束后，点击此按钮，查看连接器的引脚电压、压降、功耗和引脚电流。 连接器信息文件被命名为ConnectorPins_SimulationResults.xml，保存在结果文件夹中。 ) `- A1 N3 i) l0 T H* D
将多板VRM感应引脚定义为差分对 ; N1 g$ N& \" N) c9 p% Y0 l
测量两点之间电压的功能 1. 要测量电压分布图中两个点之间的电压，请右键单击并从快捷菜单中选择测量压降或测量压降（参考点）。 2. 右键单击并选择结束测量压降以退出该命令。 + L+ b$ `4 X% r# v! c( B" e$ p7 c
选择扫描迭代功能 1. 单击扫描管理器中的“选择扫描集”按钮。 所有迭代都列在“选择扫描集”窗口中。 2. 一些或所有的迭代进行扫描仿真。 0 w/ d1 r3 \; j- L, n
将PowerTree拓扑添加到PDC签收报告的选项 1. PowerTree安装完成后，单击工作流程窗格中的“应用PowerTree”。PowerTree选项在“报告选项”窗口可见。 2. 选中此选项，将PowerTree拓扑添加到签收报告中。 ! ^# T% l4 B9 r$ W' _
导出调试信息的选项 增加了导出调试信息的选项，用于在无法取得项目文件情况下检查问题。 1. 设置环境变量POWERDC_DEBUG=1。 2. 在仿真结果文件夹下找到文本文件Worksapcename_PowerDC.debug。
" B: \ Y8 U% Z% R+ wAMM/PowerTree的相关改进 : R) ?: _; P+ q4 N
支持热模型的AMM模型分配 在分析模型管理器(AMM) 中，您现在可以指定热模型数据。 在AMM模型分配之后，模型数据被传递给PowerDC以创建工作空间。 $ Z6 a0 p+ F% Z1 @/ O F2 t& M
支持采用没有地网络的PowerTree 对于没有地网络的PowerTree拓扑，当您在工作流程面板中单击“应用PowerTree”时，PowerDC可以创建一个没有地网络的工程文件。
L5 ^' ]$ |6 ?0 M
其它改进 E# }& p2 l' J/ s
PowerDC中的标记层支持 您现在可以根据分布图附加评论或备注。 0 s3 C4 i: }1 _: g
这些备注是layout工程师修改layout的指导原则。
* h2 S& [8 `1 ] I2 K
热精度改进 当空气流量为0时，系统使用自然对流。 →选中“使用增强传热系数模型”选项来提高精度。
- M" [: j9 d, @# J( Z/ U: v) M 默认情况下，如果选中此选项，则计算传热系数的三次迭代。 * W% T8 b0 o& s. l/ I
更多TCL支持 加载PowerTree ! U; {2 {9 e1 ^- d( K( `; y
应用PowerTree
/ L# z! N' ]8 x; O- ?sigrity::apply powerTree -net {power netgroup,pairing p/g net} -net : if no netpair is specified, all power net groups will be applied. 0 y' X6 R6 x( O5 \ h4 }
更改所有层/过孔的材料
& X8 o/ |( P+ [sigrity:: update layer model_name {FR4} {allDielectric layers} {!} sigrity:: update layer model_name {copper} {allconductor layers} {!} sigrity:: update layer dielectric_name {FR4}{all conductor layers} {!} sigrity::update PadStack -all -conductivity{5.85219e+07} -MetalName {copper} {!} ! ^; g5 N4 s( R7 H4 G
. e' t0 [2 i5 J7 |% x
1 z* _2 O3 F/ C- |" `$ ]
欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。7 c6 s0 F+ C* S2 m! J( w# N
a! t* ?/ u! ?+ w
. x1 B" S I8 x$ |0 m2 d/ ^
| 
/1 
发表于 2018-6-14 23:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！