EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-6-14 23:49 编辑 / ]8 |: E2 u* F8 F5 {+ Q
9 y6 ~8 u1 P* }5 YPowerDC 本节介绍Cadence® Sigrity™ 2017 PowerDC™ QIR2 版本中的新增功能。 , m0 l% w3 B1 z" d, z0 x' k7 R
Allegro数据库相关更改
- e, s' t$ D/ K- J1 j
多区域层叠支持 在Stack Up 窗口，支持多区域功能。 多区域信息显示在区域管理器中。
' B3 i I) C* C- L$ {" C0 J( X
刚柔结合设计的3D热预览改进 在仿真之前，单击工作流程窗格中的“预览热3D模型”以查看3D热模型。
) }& k8 d( G8 D8 ^: ]
弧形走线支持 走线弧和铜皮边界弧被离散化为小段走线。 ; D3 C2 x+ ? u" [: X; k9 U/ P K
网状铜皮支持 在PowerDC中，网状铜皮被网格剖分。 : F& z; T( I% k E0 a, `5 Z
可用性改进
3 K( Y0 I5 q F; h: M- n多板连接器引脚电阻支持 在“设置引脚电阻”窗口中，每个引脚可以用特定的电阻来定义。 您可以保存并加载.csv格式的引脚电阻文件。 引脚电阻文件的格式如下图所示。
+ p* A/ j5 ` r' r0 X, t
连接器引脚电流/电压显示 多板/封装压降分析和多板/封装电热协同仿真工作流程中添加了新的View Connector Pins Results选项。 仿真结束后，点击此按钮，查看连接器的引脚电压、压降、功耗和引脚电流。 连接器信息文件被命名为ConnectorPins_SimulationResults.xml，保存在结果文件夹中。 & R1 a( H2 @1 l$ D
将多板VRM感应引脚定义为差分对
- H; v3 c9 Q" A9 x" A9 ~- V
测量两点之间电压的功能 1. 要测量电压分布图中两个点之间的电压，请右键单击并从快捷菜单中选择测量压降或测量压降（参考点）。 2. 右键单击并选择结束测量压降以退出该命令。 1 e. u$ e! M$ q$ l! l# D2 r* s7 e
选择扫描迭代功能 1. 单击扫描管理器中的“选择扫描集”按钮。 所有迭代都列在“选择扫描集”窗口中。 2. 一些或所有的迭代进行扫描仿真。 , z( B' _ w) K: t# {& }
将PowerTree拓扑添加到PDC签收报告的选项 1. PowerTree安装完成后，单击工作流程窗格中的“应用PowerTree”。PowerTree选项在“报告选项”窗口可见。 2. 选中此选项，将PowerTree拓扑添加到签收报告中。
( |& @. o* U# z4 m. X) {& J
导出调试信息的选项 增加了导出调试信息的选项，用于在无法取得项目文件情况下检查问题。 1. 设置环境变量POWERDC_DEBUG=1。 2. 在仿真结果文件夹下找到文本文件Worksapcename_PowerDC.debug。 - d* n3 e2 i7 R
AMM/PowerTree的相关改进 % u- z5 s4 I1 F/ m' ?; s. n
支持热模型的AMM模型分配 在分析模型管理器(AMM) 中，您现在可以指定热模型数据。 在AMM模型分配之后，模型数据被传递给PowerDC以创建工作空间。 u9 ^0 ^9 E4 k p$ p
支持采用没有地网络的PowerTree 对于没有地网络的PowerTree拓扑，当您在工作流程面板中单击“应用PowerTree”时，PowerDC可以创建一个没有地网络的工程文件。 " E! V. o. u7 @# Q
其它改进
) N8 A; i( n* `. G6 xPowerDC中的标记层支持 您现在可以根据分布图附加评论或备注。 3 X7 E$ w! ` [( t
这些备注是layout工程师修改layout的指导原则。 3 F& i& }+ m, l, R2 g1 g ^
热精度改进 当空气流量为0时，系统使用自然对流。 →选中“使用增强传热系数模型”选项来提高精度。
% s- e$ k b0 k7 X" w& ^ 默认情况下，如果选中此选项，则计算传热系数的三次迭代。
% L: k I) v, W6 S- o( u
更多TCL支持 加载PowerTree 0 N9 ^+ e- y2 K+ ~+ f2 X
应用PowerTree : L# [% @$ U! K ?1 D
sigrity::apply powerTree -net {power netgroup,pairing p/g net} -net : if no netpair is specified, all power net groups will be applied. 3 a2 t2 x9 _% z
更改所有层/过孔的材料 5 v7 }2 M0 E% n3 v9 D2 }* B
sigrity:: update layer model_name {FR4} {allDielectric layers} {!} sigrity:: update layer model_name {copper} {allconductor layers} {!} sigrity:: update layer dielectric_name {FR4}{all conductor layers} {!} sigrity::update PadStack -all -conductivity{5.85219e+07} -MetalName {copper} {!}
7 o# F3 |5 }) p n8 S
5 f4 K4 m- }; G+ ^' X6 c$ m
% S0 H: d3 l6 X: ~; f" i% w$ U) y
欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。' ^' P% t- _4 ~1 o9 z' A
9 a# u# n9 \. N/ K+ ]. m. x+ ^. W3 V" E3 m) M; x4 ?
| 
/1 
发表于 2018-6-14 23:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！