|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
目的：设计了一个驱动控制电路（包含了触发逻辑功能，较复杂），打算用Cadence-Pspice仿真；
; {( w8 Y. X4 T方法：驱动和实现通过分立器件（电阻、电容、电感、MOS管、隔离驱动IC等搭建），逻辑触发功能打算通过编写的Verilog代码去实现（如果用数字电路的话，太复杂了）；8 \" x7 {1 b2 c% H! {
4 A+ T& B, A; F) K3 h* u- [* ]
: b# [0 m a K! G" g" q目前问题：不知道如何通过Cadence新建的Verilog file，实现生成.lib库文件（.olb符号库文件已经会生成了）；8 w8 l3 q3 V/ k- t A8 h" v
# g* A7 T' J$ k1 V, d( i3 ` I# A! Y9 D, `: ^* [- i
其他问题：基于Cadence这类硬件仿真的电路，有其他较为简单的方法去实现Verilog（或VHDL、或C/C++等）与硬件电路的联合仿真吗？( }+ [7 i1 |1 V
# k3 h. l. f, ^, ~. g$ F ~4 r
8 q# ^4 H5 g- D5 x$ z3 L5 t7 M
当然也有比较强力的办法：自己已经知道触发逻辑的功能，按照IBIS、Pspice的规范，自己编写相关的模型，这个办法肯定是可以的，不过难度挺高。
1 Z# |0 Z0 P" T! O# v& S' n
7 g9 a I& N: d: m) `" e% n, r1 q6 C; u9 I
求大神指导指导，谢谢。! ~- o$ G( ?( @# o2 D" @% g
|
|
/1 
发表于 2018-6-3 10:39
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！