|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
目的：设计了一个驱动控制电路（包含了触发逻辑功能，较复杂），打算用Cadence-Pspice仿真；
0 p; Y6 e W- ?. e* b8 V方法：驱动和实现通过分立器件（电阻、电容、电感、MOS管、隔离驱动IC等搭建），逻辑触发功能打算通过编写的Verilog代码去实现（如果用数字电路的话，太复杂了）；2 I: L9 n. @) T# z
Q- ]+ b- E! r2 a8 b: s
4 x6 o1 w# B% V* N1 ]目前问题：不知道如何通过Cadence新建的Verilog file，实现生成.lib库文件（.olb符号库文件已经会生成了）；
) }! A. k% f( | ?: D- w" v0 W) Z8 S6 X) U% s; m
: B. c- Y3 g5 |+ s F' e其他问题：基于Cadence这类硬件仿真的电路，有其他较为简单的方法去实现Verilog（或VHDL、或C/C++等）与硬件电路的联合仿真吗？6 w! X/ D+ Y/ e9 L, ^ ?; F4 G9 F
- |" j- |3 B: D, P) n' I/ y; C8 A
+ I9 L2 [; m4 Q0 ~当然也有比较强力的办法：自己已经知道触发逻辑的功能，按照IBIS、Pspice的规范，自己编写相关的模型，这个办法肯定是可以的，不过难度挺高。4 ], x4 s: W0 D5 B1 d& Q7 ?( P/ O
: K/ M w! t; e' s* t: E
1 v) v$ l! p5 W6 O; I7 o( [2 S
求大神指导指导，谢谢。/ j9 R( f9 w, ]( ?% K' c1 s l0 |# |
|
|
/1 
发表于 2018-6-3 10:39
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！