EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-5-9 12:02 编辑 ; ]% M* K) p0 `. U. |3 d$ K
, h$ F$ {) U& W▍本文描述了Cadence® Sigrity™产品QIR2 的新增功能。
XtractIM 本节介绍Cadence® Sigrity™ 2017 QIR2版本中XtractIM™的新增功能。
4 N0 `4 _$ c% Q6 j在MCP header中添加了去耦电容引脚 在该版本中，去耦电容的引脚信息被添加到由XtractIM生成的SPICE模型的MCPheader中。
! t) _7 ^7 Y# X( Z- N' @添加了新的选项来显示所有网络的阻抗和耦合结果，用于多Die封装设计 在该版本中，EPA模式中增加了一个新选项，用于显示多Die IC封装设计中所有网络的阻抗和耦合系数。 在以前的版本中，每层每次只能显示一个DIE到BGA的阻抗结果。 ) B2 W% f6 Z8 V9 p
基于引脚的SPICE模型中增加了用于电路节点命名的新选项 在该版本中，添加了一个新的选项Circuit Node Name Format [Component] ! [Net Name] @ [Pin Name] 以提供另一种方法来定义电路节点名称的分隔符号。 选择此选项时，元器件名称和网络名称由！分隔，网络名称和引脚名称由@分隔。 在以前的版本中，基于引脚的SPICE模型中用于电路节点命名规则的分隔符号是下划线(_)。例如，U1_U1-A1。 8 s/ A7 B; G, c" R' n Y
添加新选项用于在RLC报告中显示提取频率 新增加了在表格和图形结果中显示频率的选项，用于以GUI或者report方式查看仿真结果时，显示RLGC提取频率。 每个网络的RLC：$ ^- C$ J2 }- E- J3 e E
RLC表格：
: Z- @5 S" T* ?添加了新的Tcl命令 模型提取模式中添加了以下新的Tcl命令： 导出耦合项的阈值 优化的带宽
) m3 X- D( y: ]! d5 }- a! y/ G电路拓扑 提取的频率范围
/ L# s8 }4 u9 v. R Q
6 p' v. B2 P7 S) d2 ]+ O/ i
6 K# U: ~2 m' _! x5 `" A$ o
1 L! W0 A9 M1 H0 t
# m3 W0 `) ^& K% o欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
$ r# d( G. t; J; v( `; o4 a$ B3 @7 d
2 J& v4 \$ t: r/ s/ }" O
6 G0 `3 V- n( A' U+ G5 Z( C: e! r | 
/1 
发表于 2018-5-9 11:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！