EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-20 10:47 编辑 . Y$ v1 d! J7 A8 X2 O
; a# V& d; Q1 V7 Z
随着PCB上高速信号速率的提升，高速设计方案会在PCB设计中引入比较多的DRC，最常见的是K/L、K/V等DRC。设计者允许这些DRC的存在，但是这些DRC的占比已经超过整板DRC的50%以上，他们的存在会降低ALLEGRO的运行速度，甚至延长某些操作的运行时间（例如：更新DRC，Database check等），还影响投板前的DRC排查效率和质量。Allegro17.2的Via structure 功能，可以帮助设计者去除这些DRC，提升设计效率和设计质量。
2 H9 C" i- k; e* `3 h2 v
步骤一：根据需求创建Via structure 6 k' y5 t z# S& s
设计者可以根据需求，创建不同的Via structure，Via structure可以包含您所需要的设计对象，例如Via、Shape（包括RKO）、Cline等。Via structure的创建方法很简单，找到如下的命令，按照Command栏的提示即可顺利完成。下面举一些我们已有的例子，仅用于说明使用方法。
: L5 ?, {5 @) e) N1 g
6 q1 `3 X; g6 T4 H6 c9 e
, g0 C0 A* [( c5 @% L5 }# Q4 k
# F: D+ d6 j* S8 ^6 b; n/ ?1. 芯片侧的Via structure样例，Via structure可以只是Cline，也可以是Via、shape、Cline的合成体。具体包含的对象，由设计者决定。7 @ y8 g. f+ O, l" W* h Q9 ~7 V
( Q' ?' ]# j. D2 F' _) v; ^# m4 r
$ j3 X$ m) ]2 K# j6 R
2. 高速布线层切换的Via structure样例。% \, L/ y1 Y$ Z/ @2 U4 j( e
! `5 S; {" i( p( w
7 ~9 H2 B4 @' X. _8 I2 g% q0 U- i3. 连接器侧的Via structure样例。可以只包含Cline和您所需的其他对象。
- R! E7 E' T9 y# M# D8 ?
6 f7 c, N; n- b* s
) Y( }, Q9 X/ K$ f) K7 M; ~0 K 步骤二：在设计中调用Via structure
; S0 {0 U/ R. P( x5 K( Y! bVia structure定义完成后，我们可以在设计中直接调用，然后将其连接起来，即可完成高速链路的布线。如下的实例中，应用上面提到的几个Via structure样例，完成了一个高速链路的设计。设计完成后，K/L、K/V等报错不再出现，设计变得更加有效，更有利于提升设计质量。
) g$ k% t$ J4 u7 u3 ~
; I$ ~6 |# D+ j6 a % L; l: Z# `/ S
Allegro的Via structure功能，可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。让设计更加高效，高质量，且可以促进高速信号设计的一致性（每次遇到同类设计，都可以直接调用已有的模板）。
" k1 |" O# C2 O+ `9 n! r3 V+ b) x5 H. ]/ ^( w+ T
0 K, Y; r3 E5 \ " G2 M5 [; l# d7 _; Y3 q. W/ Q. _
0 T; l3 U2 n( b7 M- c) e- q$ O
欢迎您的评论！ : j/ p& k/ C+ g! i0 C6 S; R- E
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 - q' o' a0 {7 v' x. ?$ k7 a
! {: } L0 w& S. j3 y% h6 ^, u) z. h% Z# v; Q
| 
/1 
发表于 2018-3-20 10:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
