求助 eMMC layout guide

a2251247 · 发表于 2018-2-24 18:50

您需要登录才可以下载或查看，没有帐号？注册

x

求助 eMMC layout guide，谁有这方面的文档 153 pin BGA的eMMC layout指导。就是哪些信号做阻抗，做好哪方面隔离等，我在规格书里没看到任何关于layout方面的，第一次画这个，谢谢各位大神。

风凌天下 · 发表于 2018-2-25 18:02

三星的芯片吗？其实不需要特别的注意，复核一般走线就行，一般EMMC与主芯片靠的很近，它的存储速度，那些线，你做不做等长都无所谓的！

a2251247 · 发表于 2018-2-26 10:49

风凌天下发表于 2018-2-25 18:02
1 S" a6 d# N- t8 q# V; U; n三星的芯片吗？其实不需要特别的注意，复核一般走线就行，一般EMMC与主芯片靠的很近，它的存储速度，那些线 ...

eMMC按规范很多NC引脚，不做HDI板走不出来，但是找了很多参考都不是HDI板盲埋孔，他们就直接连NC脚出来这是为什么？

valued77 · 发表于 2018-2-26 10:54

按照一般的走线走就行，11根数据地址时钟线我们一般做到300mil 以内就可以

wshna0221 · 发表于 2018-2-26 11:09

a2251247 发表于 2018-2-26 10:49) T4 O' n' t& `; y, D# a
eMMC按规范很多NC引脚，不做HDI板走不出来，但是找了很多参考都不是HDI板盲埋孔，他们就直接连NC脚出来这 ...

那个NC管脚确定是没用的话，这样做就是为了不打孔能走出线来。我也是这么做的。埋盲孔增加加工难度和经费，目前我都不考虑。

a2251247 · 发表于 2018-2-26 11:17

wshna0221 发表于 2018-2-26 11:09* S' Y0 n ^, o6 Z0 `) w k% Y
那个NC管脚确定是没用的话，这样做就是为了不打孔能走出线来。我也是这么做的。埋盲孔增加加工难度和经费 ...

我是cadence话的这样的话，不就需要修改原理图把那个NC脚改成一样网络才行？

這侽孓譙悴丶 · 发表于 2018-2-26 11:33

a2251247 发表于 2018-2-26 11:17' g7 S( s: o/ V8 q3 T. q
我是cadence话的这样的话，不就需要修改原理图把那个NC脚改成一样网络才行？

如果走线出不来，可以将挡住的空PIN挪掉够出线即可!

a2251247 · 发表于 2018-2-26 11:36

這侽孓譙悴丶发表于 2018-2-26 11:33
4 s6 ^7 {, g4 Q6 r# ?( E如果走线出不来，可以将挡住的空PIN挪掉够出线即可!

还能挪掉？难怪我看参考少了一个PIN，

這侽孓譙悴丶 · 发表于 2018-2-26 11:38

本帖最后由這侽孓譙悴丶于 2018-2-26 11:39 编辑

a2251247 发表于 2018-2-26 11:36
+ h( N% i' l5 r+ q# l5 F& l' E0 l还能挪掉？难怪我看参考少了一个PIN，

可以的！但不要全部都挪了，需要的挪掉足够出线就好了！还有的做法就是不挪掉，将孔PIN短接走线出去，都可以！

风凌天下 · 发表于 2018-2-26 17:25

需要确认清楚NC掉的脚是否连上去没问题就行

jswx小朱 · 发表于 2018-2-28 17:01

不用HDI制作，TOP面的线宽间距搞成3mil就可以了，EMMC的DO-D7 CLK CMD 这几根线走线少打via，参考层尽量完整，走同一层，等长误差小一点就没有问题了，EMMC芯片离CPU尽量的近，长度越小越好，CLK线距离其他信号3W

a2251247 · 发表于 2018-2-28 19:05

jswx小朱发表于 2018-2-28 17:01 f, g' e, S# v/ Q
不用HDI制作，TOP面的线宽间距搞成3mil就可以了，EMMC的DO-D7 CLK CMD 这几根线走线少打via，参考层尽量完 ...

3mil太细了我这的板厂做不了

		自动登录	找回密码
密码			注册

推荐内容 /1