EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
▍随着电子行业技术的发展，特别是在传输接口方面，从PCI到PCI Express、从ATA到SATA、从并行ADC接口到JESD204、从RIO到Serial RIO等等，无一都证明了传统并行接口的速度已经达到瓶颈，取而代之的是速度更快的串行接口，于是原本用于光纤通信的SerDes 技术成为了高速串行接口的主流。串行接口主要应用了差分信号传输技术，具有功耗低、抗干扰强，速度快的特点，诸如PCI Express®（PCIe®）Gen4等串行链路接口的数据传输率将达到双位千兆级传输速率。由此，器件建模、互连建模和分析方法必须不断发展，以应对不断减小的设计余量和当今工程师面临的更具挑战的合规标准。本系列文章将从各方面深入分析探讨，为了降低风险并优化设计，将分析尽可能地推向上游至关重要，以实现权衡、可行性研究、元件选择和约束获取。
4 U' I5 |: Y0 m h2 l
' R6 @& `- m( o2 T" z由于诸如PCI Express®（PCIe®）Gen 4等串行链路接口的数据传输率将达到双位千兆级传输速率，器件建模、互连建模和分析方法必须不断发展，以应对不断减小的设计余量和当今工程师面临的更具挑战的合规标准。为了降低风险并优化设计，将分析尽可能地推向上游至关重要，以实现权衡、可行性研究、元件选择和约束获取。 链路中，SerDes发射器和接收器的均衡的精确建模对于获得更好的仿真结果至关重要，这包括几乎所有高数据速率串行链路中存在的复杂自适应均衡。随着过孔阵列需要全波3D的解决方案，以便通过过孔stub和耦合行为准确地表征其复杂性，互连模型也面临新的挑战，这可能会需要几分钟到几小时或几天的提取时间。仿真之后，经常需要接口特定的后处理来检查发射器、传输同道和接收器的合规性。 接下来将介绍创建串行链路预设计“虚拟原型”的方法，以及如何创建与之相关的互连和SerDes模型。我们将检查如何使用IBIS-AMI模型，以及如何在没有现有模型使用的情况下创建自己的模型。它还将向您展示最新的互连提取技术，以便在控制计算时间的同时保证“您需要的全波精度”，以及如何使用基于标准的合规工具来自动执行布局后分析和高级接口验收，如 PCI Express Gen 4。
7 L# U% p/ l5 C3 K简介 随着数据速率的不断加快和电源电压的不断减小，用于解释逻辑的“单位间隔”或“UI”受到了明显的压缩。
: w( P/ q6 Z m) j& \% a: o% b 图1：各种PCI Express数据8’’运行通过 FR4带状线 6 F( A7 B4 K/ |7 j* u- E! |: i
随着工作空间越来越小，将信号完整性（SI）分析过程进一步推向上游变得越来越重要，以便在设计过程中更早地定位问题、应对挑战，从而减轻流程后端的风险。 这需要传统方法的一些转变，以及用于建模串行器/解串器或用于发送和接收高速信号的“SerDes”器件的新技术。 这种前期的劳动成果包括设计中优化的材料清单（BOM），以及实现约束驱动印刷电路板（PCB）物理布局过程的约束。 结合高效的布局后互连提取和自动化合规检查，能够确保给制造商验收您的设计，没有意外或进度影响，并在硬件方面取得成功，同时避免昂贵又耗时的返工。
1 }; Z- }; D: H; Y# @' N' ^; V. i成功实现能够达到这些数据速率的关键因素之一是在传统的布局后验证步骤中将SI分析起点更多地推向上游。这里有一个错误的概念，在传统的“自下而上”方法中，直到经过详细的PCB布局后才能进行有意义的分析。然而在实际硬件设计环境中并非如此。 当设计工程师完成layout后，通常有一两天的时间，来自各个学科的工程师（机械、热、信号完整性、电源完整性、EMI）可进行最终检查，为最后的layout提供一些改进意见。但是，通常要承受来自项目经理的巨大压力，要在规定的时间段内将Gerbers交给PCB制造商，而组装厂将按序订购元件并接收这些裸板进行装配和测试，软件工程师将会等待硬件进入实验室，以便他们可以测试最新的软件版本。换句话说，在PCB layout初步完成时，供应链依赖性的多米诺骨牌效应将被完全捕获于项目经理的甘特图中，而在这一点上执行详细SI分析的可用时间将很短。通常更可能的是，“运行分析，直到时间耗尽，然后发货”，而不是“运行分析，直到您满意，接口工作正常，然后发货”。 为了在该PCB设计流程的压缩后端完成关键节点的签收，准备工作至关重要。一个策略是“自上而下”，提前于后期，建立一个早期版本的串行链路接口仿真测试台。当您初步了解用于发送和接收信号的SerDes和协议（例如PCI Express Gen 4）时，可以在早期BOM阶段开始从上游进行详细的原理图设计，这是解决系统分区、多少个PCB将用于构建信号路径、以及将用到什么样的连接器的一般方法。系统中所有模块的具体详细模型在这个早期阶段并不重要，最初可以使用“现有模型占位”，但是在了解更多详细信息的情况下，它们将被替换。（合规工具包是一个您搭建早期测试平台所需前期模型的丰富来源，将在后续部分中介绍。）简而言之，如果您可以在餐巾纸上绘制接口，那么您应该就能够早日整合仿真测试平台。这种自上而下的方法有很多好处：
随着串行链路拓扑的初始原型拓扑，并且各个模块至少存在现有初始模型，您应该拥有一个测试平台，用来仿真，并以目标数据速率传递流量进行分析。现在，在您的设计过程中，将逐渐开始使用更具体、更真实的模型替代初始模型。这些模型通常有以下几类： SerDes发射器和接收器的IBIS-AMI模型 分立器件的Spice模型（例如AC去耦电容） 封装 PCB走线 PCB过孔 连接器
+ e3 T7 j1 W Q3 P( I
第一步是在拓扑中各模块所需的模型以及在库中的现有模型之间进行差距分析。用现有模型增强测试平台，并验证仿真结果。接下来，列出缺少的模型，联系模型供应商（可以是内部的或者外部的），并提出模型需求。记录联系人、联系日期和模型的状态。当您得到它们后，就可相应地增强您的测试平台了。
" g2 x1 s0 J/ |' t0 C/ ~/ `下一篇：PCB互连的预布局建模
3 x4 D( B6 f; |: T& i1 y. g/ o8 _4 A% \; K/ b3 [# _
2 Z' U% |, F# \' j2 s5 Y) k# U$ q7 t
- w& w1 Z# L3 ], n
5 L2 d2 i: S3 l( c3 H7 g- @/ o
/ M4 o" P/ G/ R' Z# }" c
' s, F; e- O! c& x! s6 k
欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。# x( u7 K1 f% N! t
( A' [; G/ O3 n. A
! ~8 @ ]4 x* T2 W7 l6 ] q
! D. u0 |3 `$ M2 h! M7 S" M; o) g: {+ ` o o6 q
| 
/1 
发表于 2017-12-29 10:41
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
学习中