2017年10月31日QA检查报告节选

edapcbsyc 发表于 2017-11-1 22:04; O( k- T! P7 Y9 j+ i2 U6 H+ V
请问差动信号是指？需要怎么处理？

汤圆LSY 发表于 2017-11-1 16:16
8 c5 T, G- E9 u: f0 a请教个问题，ECL器件互相连接时、信号线是先到端接电阻再到终端器件好，还是先到终端器件再接端接电阻好？# d" C4 M) w! D' t9 M6 A# k: ?
...

EDA365QA 发表于 2017-11-1 08:43
' K5 ^/ M8 k& |- B5 `8.光口地处理不当

rock_li29 发表于 2017-11-2 09:12
$ W3 c, D( o$ ]: ]2 |- n6 K) d应该是错别字，指的是差分信号，差分信号紧耦合布线，控制阻抗。