【明德扬至简设计法系列教程】FPGA毕业设计案例文档教程资料

1.《基于至简设计法实现的倒计时案例》
8 I" y" T9 x$ j明德扬设计的倒计时案例工程,24秒倒计时，实现可暂停可复位,添加代码即可使用。

http://www.mdy-edu.com/article_cat/info?id=82
4 i2 C0 _0 a* b4 ?0 d) X1 z2.《基于至简设计法实现的万年历功能》
; m9 g. M: f  c/ J* \/ J/ L明德扬至简设计法实现的万年历案例，具有年月日计数器，时间设定功能，自主判断大月小月平闰年的功能，添加verilog代码即可使用。
& G. w0 P3 E3 T- |7 g3 R5 Thttp://www.mdy-edu.com/article_cat/info?id=83
9 e5 D" m4 B' m- Y9 z6 w3.《基于至简设计法实现的闹钟工程》
0 G5 v0 Q; T" w5 f7 Y4 t  I明德扬设计的闹钟工程案例，有24小时时钟计数器，可设定闹钟时间，可修改时钟时间，当到达闹钟设定时间时则蜂鸣器响。
, v5 M0 O" F% U6 n4 z! qhttp://www.mdy-edu.com/article_cat/info?id=85