|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
问题1:铺铜时,比如说在BOTTOM层铺GND,但是我有TRACE是GND的NET,而同时我有想保留这些TRACE,使它和其它TRACE一样,与GND的SHAPE有一定的CLEARANCE,有没有什么办法可以解决?一个解决办法是用静态的SHAPE,先用别的NET铺,铺完后再改成GND的NET,但是这样又产生问题了,我原来要连GND的VIA孔岂不是也连不到GND上面去了?: O8 A2 A& v: a `3 _& \! t) r9 ?
W: i/ g$ o7 k2 y问题2:在ALL里面怎样做到使一个孔在一层开THERMAL,而在另外一层不开THERMAL,就比如说02C与04C都是GND层,但是我需要一个带GND的NET的孔在02C开THERMAL,而在04C不连GND,应该怎样处理?
0 c) j1 M* ^; V& `/ b( N! i我们现在想到的办法是在PADSTACK中将04C的THERMAL FALSH换成另外一个FLSH,大小和ANTI PAD的大小一样.这样就不会连在一起。按道理来说,将THERMAL FLASH改成CIRLE,大小和ANTIPAD一样就可以了,但是一定要另外做一个FLSH才行,有没有更好的解决办法?
$ }$ N& G4 _$ G8 g5 w: Q- x, {( c2 n5 m
问题3:TOOLS/PADSTACK MODIFY/EDIT GROUP是起什么作用的?我们曾经使用它对一组VIA进行改动,改动是成功了,但是改动成功以后这些孔再也无法EDIT了,也没办法改回原来的大小了,也改不成别的大小了?+ \$ [3 \5 l# a* o7 j2 Q! t. ?5 P
! |0 ?3 G1 s7 }* g* R# H! S Z
谢谢拉!!!!4 u) `, Z3 r# w- v
希望能够得到解答!!! |
|