找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 276|回复: 4
打印 上一主题 下一主题

[仿真讨论] How to Cost down PCB

[复制链接]

111

主题

124

帖子

1273

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1273
跳转到指定楼层
1#
发表于 2016-7-26 16:38 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
How to Cost down PCB
5 ~% E" g& M  m
9 i) \7 {5 D; d) p0 v2 z# [2 k
  Q' Q7 Y+ n) {! s- t( F0 d# n
  • 1、如果设计的电路系统中包含FPGA器件,则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。(FPGA中某些特殊的管脚是不能用作普通IO的)

    0 c$ s6 m0 H  ?$ U
  • 2、4层板从上到下依次为:信号平面层、地、电源、信号平面层;6层板从上到下依次为:信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(优点是:防干扰辐射),优先选择内电层走线,走不开选择平面层,禁止从地或电源层走线(原因:会分割电源层,产生寄生效应)。
  • 3、多电源系统的布线:如FPGA+DSP系统做6层板,一般至少会有3.3V+1.2V+1.8V+5V。3.3V一般是主电源,直接铺电源层,通过过孔很容易布通全局电源网络。
    6 s* E: Z! n% \0 X; ~  {1 V
  5V一般可能是电源输入,只需要在一小块区域内铺铜。且尽量粗(你问我该多粗——能多粗就多粗,越粗越好)
  1.2V和1.8V是内核电源(如果直接采用线连的方式会在面临BGA器件时遇到很大困难),布局时尽量将1.2V与1.8V分开,并让1.2V或1.8V内相连的元件布局在紧凑的区域,使用铜皮的方式连接,如下图:
) P; j6 G7 ^1 p: m! x8 d
6 M" T' a' d0 {& g# |* o  A
  总之,因为电源网络遍布整个PCB,如果采用走线的方式会很复杂而且会绕很远,使用铺铜皮的方法是一种很好的选择!

) C! a5 Y% e9 @, c* W
- S8 N# L0 o& h" U6 R
  • 4、邻层之间走线采用交叉方式:既可减少并行导线之间的电磁干扰(高中学的哦),又方便走线(参考资料1)。如下图为某PCB中相邻两层的走线,大致是一横一竖。
    ! h$ o3 L. {6 k; _& V

! v: B2 F( @6 O) O4 J

8 ~4 ~: H' @' s
  • 5、模拟数字要隔离,怎么个隔离法?布局时将用于模拟信号的器件与数字信号的器件分开,然后从AD芯片中间一刀切!
    0 ^0 t( T! ~1 G+ ?% o* b% {1 @6 P
' T& M2 U. @( w, ~

7 f& D3 U, X0 {; K, D
  模拟信号铺模拟地,模拟地/模拟电源与数字电源通过电感/磁珠单点连接。

3 B! A$ D# n% i3 p- m( U7 d

7 b4 y4 n$ w% ~) H
  • 6、基于PCB设计软件的PCB设计也可看做是一种软件开发过程,软件工程最注重“迭代开发”的思想,我觉得PCB设计中也可以引入该思想,减少PCB错误的概率。

    ) ?* R  r8 z* T( z3 R$ w
* J, D0 R% O1 q& N) d7 G
  (1) 原理图检查,尤其注意器件的电源和地(电源和地是系统的血脉,不能有丝毫疏忽)
3 P. j/ a. N& X0 C% ?2 p3 Y8 N
  (2) PCB封装绘制(确认原理图中的管脚是否有误)

% c. W3 G# @: L9 [
  (3) PCB封装尺寸逐一确认后,添加验证标签,添加到本次设计封装库
4 k) }: z$ k$ [  b2 }) J0 }+ b
  (4) 导入网表,边布局边调整原理图中信号顺序(布局后不能再使用OrCAD的元件自动编号功能)

+ ?. ~' `0 n  n3 n8 f8 h0 p% e$ _
  (5) 手工布线(边布边检查电源地网络,前面说过:电源网络使用铺铜方式,所以少用走线)

' P5 d; S: |. H9 v
  总之,PCB设计中的指导思想就是边绘制封装布局布线边反馈修正原理图(从信号连接的正确性、信号走线的方便性考虑)。

1 F- J5 {; p  h7 o6 \8 l
  • 7、晶振离芯片尽量近,且晶振下尽量不走线,铺地网络铜皮。多处使用的时钟使用树形时钟树方式布线。

    8 ~  ]  F2 p+ k, |' N) V3 J4 E
% x7 [6 W  b# x
  • 8、连接器上信号的排布对布线的难易程度影响较大,因此要边布线边调整原理图上的信号(但千万不能重新对元器件编号)
    & _2 ?0 o6 O* A

5 D2 z) a1 y* ~2 }$ }
  • 9、多板接插件的设计:
    2 d# S. z1 }4 q1 ~! x/ n

" C5 L% G/ V9 f! v/ L: g/ I
  (1) 使用排线连接:上下接口一致
* h7 v- V' H9 v# h5 G1 H
  (2) 直插座:上下接口镜像对称,如下图

  ^# e5 e  b! P6 k8 O& n

3 O0 S. P6 z, I% u: ?
  • 10、模块连接信号的设计:
    , f9 k( a% [3 ]: e- E' \

3 Y% k' _2 W: _3 K/ S& g  ?
  (1) 若2个模块放置在PCB同一面,如下:管教序号大接小小接大(镜像连接信号)
( {. S( _, B) A' `
& W6 X- v& I- v7 D* i% J# P2 ^
  (2) 若2个模块放在PCB不同面,则管教序号小接小大接大
/ k, }6 B! z/ u: H/ ]
  这样做能放置信号像上面的右图一样交叉。当然,上面的方法不是定则,我总是说,凡事随需而变(这个只能自己领悟),只不过在很多情况下按这种方式设计很管用罢了。
1 z  O3 D5 |- h/ b* L* ~/ I8 I
  • 11、电源地回路的设计:
    5 r3 g" f& y; [' h
    " G3 X# n- D" \# k8 R6 I, y0 n( f

" r1 ]& {' f0 n: f8 i
  上图的电源地回路面积大,容易受电磁干扰

2 P* b7 P) S" H7 t4 J
  上图通过改进——电源与地线靠近走线,减小了回路面积,降低了电磁干扰(679/12.8,约54倍)。因此,电源与地尽量应该靠近走线!而信号线之间则应该尽量避免并行走线,降低信号之间的互感效应。

4 y/ y5 j. b. J' @: S

1 ^5 M9 u: L/ p
9 j# f7 o) Y9 x) `9 ?3 _7 q1 {
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

2

主题

14

帖子

15

积分

二级会员(20)

Rank: 2Rank: 2

积分
15
2#
发表于 2016-9-1 09:05 | 只看该作者
謝謝分享~~

0

主题

47

帖子

-8971

积分

未知游客(0)

积分
-8971
3#
发表于 2016-9-18 17:41 | 只看该作者
謝謝分享

6

主题

28

帖子

58

积分

二级会员(20)

Rank: 2Rank: 2

积分
58
4#
发表于 2016-9-21 08:16 | 只看该作者
挺有用的!

32

主题

408

帖子

1443

积分

EDA365版主(50)

散热专家

Rank: 5

积分
1443
5#
发表于 2017-3-23 16:32 | 只看该作者
挺实用的资料
公益散热顾问咨询微信号:John_lsl
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-25 19:54 , Processed in 0.065986 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表