PADS logic的原件封装错误怎么解

wintl3935 · 发表于 2016-5-11 10:27

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

各位高手：
请问下上图怎么解，谢谢

wintl3935 · 发表于 2016-5-11 10:29

PCB封装是用的SOP8

tgwi1999 · 发表于 2016-5-11 11:29

上文件，看图猜不准，你这个是不是PCB封装定义了管脚名称在原理图上出现了映射，还有一点你的门CAE封装跟PCB封装不一致

wintl3935 · 发表于 2016-5-11 12:56

tgwi1999 发表于 2016-5-11 11:293 A6 d* y9 m2 w* v" z9 J) }
上文件，看图猜不准，你这个是不是PCB封装定义了管脚名称在原理图上出现了映射，还有一点你的门CAE封装跟PC ...

谢谢回复，补充一下，现在是在Logic里用同一个5脚的门封装，分了A\B 两部份建这个元件，A部份用了5个脚，其中两个是电源和地；B部份只用到三个脚，还有两个脚悬空不用;因为PCB封装是8个脚，所以在Logic里元件的B部份的这两个悬空的脚不道怎么处理，因为它们会报错，是不是这个元件不能分两部份来建呢