|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
verilog编码规范,该文章主要从8个方面，来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。 这8个方面主要是：/ m+ j4 |. y% J' W6 U
1，命名规范；# c+ {+ |9 e- N: z O7 L
2，文件头规范；$ T2 x0 b# E5 U1 e3 v2 r+ Q
3，注释规范；( u% W5 |; Z' A- U
4，编码风格；
3 {( m2 [' M: X- Q }7 F* p9 { 5，DFT要求；
& M/ c$ C! Z( B: E* Q% j% ^! l 6，仿真要求；
9 v8 y9 c0 V6 W( j: S3 v 7，STA要求；/ H8 F9 D1 G0 M* b
8，综合要求；" N( U6 W8 a6 L, e" s, y; a+ i
好的编码规范不仅能增加代码的整洁、可读性；更能够减少bug产生的可能性，以及对后期DFT，STA和综合都产生良好的影响。
: M) S5 T; p8 G5 R* L, _) m* Y
# V2 w% e4 _( ~% ]3 z# M
8 `: n; ^9 z0 y" \6 h; A4 p; N, z |
|
/1 
发表于 2016-5-10 14:06
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
