156.25M时钟信号回沟问题

QQ_CSTB0D · 发表于 2016-11-22 17:53

这信号回勾应该主要是反射引起的
1.电容离晶振太远，从晶振到芯片之间的传输路径容性负载不连续，导致末端芯片和电容之间发生多次反射，产生台阶和回勾。
2.过孔换层导致传输路径阻抗突变。
3.另外，那两个电阻用了多少Ω的？

duqiang290 · 发表于 2016-11-23 21:49

涨见识了，不错

空空换 · 发表于 2016-11-25 20:01

这个我觉得应该是测试位置不合理导致的。走线本来就不长，测试点选择在了中间，导致会有回沟。如果接收芯片管脚到DIE的走线不长的话在芯片下面测试应该会没有回沟。

alienware · 发表于 2017-4-26 16:30

多拓扑结构很容易产生

zjg473 · 发表于 2017-5-6 13:13

1.楼主这是差分线吧，156M的时钟算是高速信号，除了上面说的几种情况，还需要注意的是过孔换层，意味着你的参考层也换了，所以这时候应该在过孔的地方增加接地孔，从而使参考层连贯。
2.另外这种差分线过孔之后还交叉走线，这种走法不好吧
3、以上都是可能的原因分析，最终都需要靠仿真来确认，以验证你的分析是否正确

7878678 · 发表于 2017-5-15 21:12

回溝在參考點時容易造成信號誤判

		自动登录	找回密码
密码			注册

[仿真讨论] 156.25M时钟信号回沟问题

推荐内容 /1