|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑
9 Q+ B* T& A. ~
1 A: _* H( _7 F' r1 g; EAC耦合电容组装结构的优化
$ p$ Z# U5 t' X' K: D' ]在高速串行链路中，为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点)，需要在通路中加入隔直电容，但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑，也需要考虑电容是放在发送端还是接收端的问题3 T/ s6 ^) j0 G2 @: S4 W
! j% v0 c! w& _
一个典型的通路作为实例来研究这个问题/ c( d, ^1 d4 h7 ]1 q8 j/ i& K
' b$ I# C. W% x
% M4 m, i" C# l/ e: k2 b+ J9 g
其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn- J% R( P( h: y+ ]2 P+ `0 i
6 F; ^" _0 t; H5 G" c0 ?- n4 w- y
W2 s! Z6 i$ O7 d* ?: U/ s
& U; ?5 }* J" A- ?当信号传到AC电容处，由于焊盘的面积和电容两端的引脚比较大，这个地方的寄生电容必然很大，最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续，减少寄生电容，可以在电容的下方将参考平面掏空，如下图
8 O# n# N- P9 ]7 x/ ` X+ \
9 c2 j0 S8 W8 h( ], x, Z( r
+ r+ ?* A- {$ L7 {
2 O% |7 S% E# |: e! G将修改前后的电容结构分别做3D电磁场仿真：
6 _4 G( u ^% k8 ~5 b; M/ L一、回损7 f" _- U/ {6 W
1)没有掏空& |( J* ]+ v. G+ g7 E% |
8 C; ^: f4 I# |: ^
" w/ [: {' b- T$ d9 I3 J, h
/ n/ z9 x# V' b, {
2)掏空
7 c8 j6 M7 { }; W
% |1 F; V+ P2 U5 Z
) a6 X0 e: m: Z& q5 O( N# b& d, v2 ?
掏空之后，无论是S11还是S22，都要比原来的改善很多，回波损耗在-30dB以下，这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大，如果要降低反射，可以将电容放在离发送端远一点的距离上。
& l: u" u8 I& @. X3 h, u( |8 B! _9 e3 p! ~( M3 r# z) r N# T9 k
二、插损4 V0 w& G' p$ e+ R
1)没有掏空
' f7 h- x; ~$ ]1 P: v3 \7 V6 y# J
1 K0 U7 ]/ }: b u4 m2 y/ c: e- V, k: ~4 w- Z
2)掏空
" [$ `" W! G! M( H) x7 f
: T2 p& P4 V6 ?4 S& f
& Q% G4 ~5 g0 d* }( q
电容造成阻抗的不连续带给插损的影响很小。
" ?" i$ }: u0 e5 R8 G! _# L' C* F$ D/ o. d' R* g) O* c8 [' t
三、TDR8 Z9 g, V6 g( ]( B. U0 q
用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析：' {. U! y+ e Y- }& l
1)没有掏空
5 u. b s* y& a0 J; q" N) `$ u5 e$ z
7 I. c( W ~, Y
2)掏空
' J) X8 {# j) U
, f* \7 J# j Q( I2 @
# b: m4 X2 g! L# k, r, @
可以看到未掏空之前阻抗的不连续点很明显，掏空之后的阻抗十分连续，几乎看不到任何的不连续了( ]3 J9 Z. A5 J* h' U
类似的掏空处理方法还有很多地方可以用到，如大的QFN焊盘下方， DDR4内存条金手指 的信号参考平面。
/ m& w/ c8 u$ K a( D掏空区域的大小要根据软件仿真得到，不能一概而论。# C+ M2 F# Z; Z& c$ _
% U7 C$ Q! [1 ?. `* _
9 o& B* }" p9 {/ m' T w
d k- s" ~6 x) A
8 b/ a2 ~! Z: s" D5 o
1 g: b; ?1 r7 z4 ~9 N( P |
评分
-
查看全部评分
|
/1 
发表于 2016-3-9 00:46
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
