找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

电巢直播8月计划
12
返回列表 发新帖
楼主: fh3953
打印 上一主题 下一主题

求助,原理图位号重排之后更新网表到pcb就乱了

[复制链接]

21

主题

281

帖子

2312

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2312
16#
 楼主| 发表于 2016-3-6 19:07 | 只看该作者
longzhiming99 发表于 2016-3-6 09:12  P: j: o+ P% ~0 M
很多人遇到过,但次数不多,始终不知其原因所在,原因是PCB上有fix属性的东西,任何东西!有了fix就会更 ...

: s, h7 x, H. s# Z( u' M多谢提醒,不过我好想没有fix的器件啊。。。明天上班再确认下
/ h- u' h) a2 _4 ]

点评

包括走线也不能fix,我是在17.0版本上验证的。以前用16.5也遇到过。  详情 回复 发表于 2016-3-7 09:19

21

主题

281

帖子

2312

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2312
17#
 楼主| 发表于 2016-3-6 19:11 | 只看该作者
partime 发表于 2016-3-6 15:020 L( o, g3 B( q' s2 T+ Q9 d
用原来的brd文件反标到HDL里面去,然后,让DE在这个基础上做原理图。不是你麻烦,就是他麻烦
* g$ a5 c! }$ z
然而并没有你和他,只有一个我....3 V& ?; e4 y: m# ]8 M  R
小公司的硬件就是全包啊全包。* U' ^2 @+ y; }5 y) W# ?9 C
还有就是我在brd里面重排位号,位号的前缀都会变掉,电阻都变成U了,这个怎么解决?是不是得在器件封装里面改?8 L& T5 g, `" F: k5 g' v& H

9

主题

132

帖子

361

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
361
18#
发表于 2016-3-7 08:47 | 只看该作者
变了是正常的,位号变了,导致网络也跟着变,一般改版修改原理图,我们都是建议客户,在原来的原理图上手动添加位号,不然以前的板子基本上都是不能用!

63

主题

967

帖子

3164

积分

五级会员(50)

Rank: 5

积分
3164
19#
发表于 2016-3-7 09:19 | 只看该作者
fh3953 发表于 2016-3-6 19:07- q) h) \) O. E) }% o+ J$ S, ~2 w7 O
多谢提醒,不过我好想没有fix的器件啊。。。明天上班再确认下

8 k9 I. A- ]% L1 U包括走线也不能fix,我是在17.0版本上验证的。以前用16.5也遇到过。7 o$ p/ r' {% y3 s6 ~, i/ W

点评

我今天看了,不是这个问题,这个板子没有结构要求,我没有fix任何东西  详情 回复 发表于 2016-3-7 09:32

21

主题

281

帖子

2312

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2312
20#
 楼主| 发表于 2016-3-7 09:32 | 只看该作者
longzhiming99 发表于 2016-3-7 09:19
! N9 ^7 Z9 m/ e% u- A7 Z4 u. W包括走线也不能fix,我是在17.0版本上验证的。以前用16.5也遇到过。
; X6 _5 h/ U$ p$ ]0 y0 W: Y5 q
我今天看了,不是这个问题,这个板子没有结构要求,我没有fix任何东西

4

主题

120

帖子

2449

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2449
21#
发表于 2016-3-7 11:20 | 只看该作者
在PCB里面重标,然后反标到原理图中。参考附件反标的文档. allegro重新编号,反注到原理图枫亭阁新浪博客.pdf (763.03 KB, 下载次数: 28)

点评

支持!: 5.0
支持!: 5
搞定了,多谢!  发表于 2016-3-7 14:37
多谢!之前没勾preserve currente prefixs,所以重排一直有问题。现在重排可以了,但是回注的时候提示Unable to read physical netlist data. 求解,这个怎么破? 下面是log,能否帮忙看看,谢谢! Spawning.  详情 回复 发表于 2016-3-7 14:31

21

主题

281

帖子

2312

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2312
22#
 楼主| 发表于 2016-3-7 14:31 | 只看该作者
lxh19861215 发表于 2016-3-7 11:20* Q2 j/ D7 r# e( N3 g
在PCB里面重标,然后反标到原理图中。参考附件反标的文档.
5 B  p, f/ E% Q# b* T: m- t
多谢!之前没勾preserve currente prefixs,所以重排一直有问题。现在重排可以了,但是回注的时候提示Unable to read physical netlist data.
& j4 [# @) I% l: M  |( C1 B' G求解,这个怎么破?
+ b! Q6 v- @3 L
, p' n" K- n- k' j下面是log,能否帮忙看看,谢谢!
" F6 L1 \4 O  _- x0 p3 o0 U) y- n' W5 l7 x5 R! C) ?
Spawning... "E:\Cadence\SPB_16.6\tools\capture\pstswp.exe" -swp -d "D:\SPB_DATA\6735\YYW-M-6735-DEV-10-20160306.DSN" -n "D:\SPB_DATA\6735\ALLEGRO" -s "D:\SPB_Data\6735\rename.swp" -c "e:\Cadence\SPB_16.6\tools/capture/allegro.cfg"  -hpath "HPathForCollision" -backwd
1 ]. A( u' x* Uunzip:  cannot find either feedbackview.cdsz or feedbackview.cdsz.zip.; R3 k" W$ n' i, X- t' ~+ I
INFO(ORCAP-36108): Starting the Swp file dumping process ...
/ c! S# u3 s) kLoading netlist files ...( R" ~. P2 b/ Z3 p; T
Loading... D:\SPB_DATA\6735\ALLEGRO/pstchip.dat: Y; J  m4 {- q7 q

% \5 k1 |9 ^0 T+ b5 RLoading... D:\SPB_DATA\6735\ALLEGRO/pstxprt.dat9 h% t; l" c3 g% w7 f# D: @( a
: i- ?  D, n. ?. D, a( A: p
Loading... D:\SPB_DATA\6735\ALLEGRO/pstxnet.dat& W% F% z8 Y6 V# g& l  Z
packaging the design view...Loading physical design view ...Loading... D:\SPB_DATA\6735\ALLEGRO/funcview.dat
% k; e/ t: _- j3 R2 R9 M#549 ERROR(SPCODD-549): No physical part found for COMP_DEVICE_TYPE=PJ-393_PJ-393_PJ-393, regenerate the netlist to sync with Allegro board.5 L; I  X. _9 S( k+ Y
              ERROR(SPCODD-516): Line Number: 178
6 u1 I& R( v) T) y/ n* Q4 k& }#1 ERROR(ORCAP-36027): Unable to read physical netlist data." ]+ B  z5 o9 V4 O
#2 ERROR(ORCAP-36025): Aborting Swap file creation... Please correct the above errors and retry.
9 z: O! I# ]: ~$ W# c; t/ @  A
$ `$ D+ Z* ^* k+ ?Exiting... "E:\Cadence\SPB_16.6\tools\capture\pstswp.exe" -swp -d "D:\SPB_DATA\6735\YYW-M-6735-DEV-10-20160306.DSN" -n "D:\SPB_DATA\6735\ALLEGRO" -s "D:\SPB_Data\6735\rename.swp" -c "e:\Cadence\SPB_16.6\tools/capture/allegro.cfg"  -hpath "HPathForCollision" -backwd& J, I# `0 s- ]# h) ^8 A& `
INFO(ORCAP-32005): *** Done ***
9 ^/ R6 c4 D8 _4 v$ h. N
! S! Q& ]- R- q1 g8 V( N# a4 ]/ ^6 H% m- j# y. R, [

( T& Q/ F9 u6 \8 L+ I- f* t: d
* u8 A- ^0 W: M, m; H* V: H

点评

搞定了,出这错误是因为重排后的pcb没保存,现在可以了。 感谢楼上大大们的回复  详情 回复 发表于 2016-3-7 14:36

21

主题

281

帖子

2312

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2312
23#
 楼主| 发表于 2016-3-7 14:36 | 只看该作者
fh3953 发表于 2016-3-7 14:31. z: Q5 i3 c' w( u
多谢!之前没勾preserve currente prefixs,所以重排一直有问题。现在重排可以了,但是回注的时候提示Una ...

9 X! s! C; T: g搞定了,出这错误是因为重排后的pcb没保存,现在可以了。2 |- ]! p9 p5 h

" F/ R$ _7 A4 H, c3 N感谢楼上大大们的回复( w. b3 h* P7 V* T- n. c% J6 g# T5 n

0

主题

8

帖子

121

积分

二级会员(20)

Rank: 2Rank: 2

积分
121
24#
发表于 2016-3-10 11:57 | 只看该作者
我也想知道,怎么解决这个问题!

点评

现在看来是软件固有的问题,只能在pcb重排并回注了  详情 回复 发表于 2016-3-10 13:56

21

主题

281

帖子

2312

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2312
25#
 楼主| 发表于 2016-3-10 13:56 | 只看该作者
lzh4774 发表于 2016-3-10 11:57
/ W/ E6 q$ [* C0 X0 N; U我也想知道,怎么解决这个问题!

4 p; N2 \) }0 }8 E- U现在看来是软件固有的问题,只能在pcb重排并回注了
2 J9 \( n5 I/ h; v4 n7 _

43

主题

421

帖子

1770

积分

EDA365版主(50)

Rank: 5

积分
1770
26#
发表于 2016-3-10 13:56 | 只看该作者
试试把原来的PCB位号锁定~

0

主题

8

帖子

121

积分

二级会员(20)

Rank: 2Rank: 2

积分
121
27#
发表于 2016-5-25 09:24 | 只看该作者
只能回住了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-6-20 21:04 , Processed in 0.068417 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表