anderson5198 发表于 2014-8-22 10:58 服了,没想过这么多,我只看到他的反馈回流路径,其他的还真没考虑。。。 |
(1)你的反馈回路的面积不够小。(2)DRC嵌位电路的参数没有做好。(3)变压器的漏感没有控制好。 |
你这个是源边反馈电路,(1)反馈回流路径要短。(2)DRC嵌位要仔细计算(与你的变压器的漏感,开关频率等相关)。(3)变压器漏感要小。 ; J1 ?4 _4 |( G 应该做得好,可以做到输出5V/1A(Ripe<20mV, Noise<50mv) 不要信心任何的专家,只有自己动手搞定,也不要相信所谓的参考电路。 本人就多次让TI,NS的工程师折服。 我设计的电路与板子与原厂的PCB尺寸一样大,各项性能都超过他们的DEMO . |
其实杂波大和变压器参数有很大关系,看样子你对开关电源不是很了解,先换方案吧,真的说透要花大把时间, |
yu8609 发表于 2014-5-17 16:12 我的方法也试了不少,还是没有效果,可能这个电源管理IC跟变压器资料有缺陷,重换IC方案,以待跟进中 |
前段时间也遇见过,这种可能性很多,1:Layout走线,2:可能你用的肖特基二极管不行,3:
|
截一份Layout图 上来看 |
信息量略少,给你几个建议,重新设计变压器是电路工作于CCM模式,噪声会比DCM小些;电解电容全部用高频低阻的,次级整流二极管选超快恢复的,重新LAYOUT,噪声和LAYOUT有很大关系 |
怎么测试的?工作频率是多少? |
没人回答吗 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-24 16:05 , Processed in 0.063268 second(s), 38 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050