这个最好的办法是你依据拓扑来进行规则设置，例如CPU-U1-U2-U3,采用PINPAIR的方式来建立规则，先绕CPU-U1，全部变绿以后，绕CPU-U2,依次进行。因为前后相互影响，这样的做法不会出现混乱的情况。

这个你看你的约束  
0 z0 i5 Z( ?1 t; X1 k4 C% X1 x; H你是等长的话存在一情况，就是对于多个内存（例如），U1是CPU，信号依次到U2,U3，U4。那么你调整U1-U2的这一截线的时候，由于这一截线同事又属于U1-U3,U1-U4，所以即使你U1-U2的等长满足了，后两个也不一定满足，故而就出现你这中情况，当然了如果你没设置pinpair，有时候，由于线上的匹配电阻，上下拉，电容等造成有分支，这时候， 软件就无法判断你的等长到底是哪一截分支线，也会出现这种情况。
" |8 q! V. g- z+ p1 N1 g% A7 K你自己看下你的网络，有没有分支，有没有同时属于多个约束，打开约束管理器，打开延时的DRC，然后看下DRC说明，就可以了，很好弄的。

kevin890505 发表于 2014-5-8 10:18
说明你这个线同时处于几个约束中，还有其他的未满足   你看下这个网络的拓扑就清楚了

我已经设置了target，那这-281和+402.857是分别什么意思？

说明你这个线同时处于几个约束中，还有其他的未满足   你看下这个网络的拓扑就清楚了