找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

Allegro 中怎么利用Analyze->Probe 出 inductance, capacitance report

查看数: 1046 | 评论数: 2 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2014-3-14 15:46

正文摘要:

如题, Allegro 中怎么利用Analyze->Probe 出 inductance, capacitance report?+ |  G/ @" |, F9 P- F; _ 为什么有些net 出不出来呢? : u  ]( _9 M0 B9 f是不是要为每个Pin 定义好drive ...

回复

stephenhgw 发表于 2014-6-17 16:55
xiao_layout 发表于 2014-3-26 17:38
- d( S' ?0 [( w  Z% v! F3 }: x你需要将你的NET的pin type设置正确。假如:你的pin1是输出就设置为:out ,pin2为输入就设置为:IN。
& ]0 P( p5 r6 e( Y; Woth ...

4 r2 @8 i. a4 v- H7 S- M8 N% @多谢回复,已解决!
xiao_layout 发表于 2014-3-26 17:38
你需要将你的NET的pin type设置正确。假如:你的pin1是输出就设置为:out ,pin2为输入就设置为:IN。
  D2 Y% x3 C5 iother设置为:unspce。
$ A3 @8 O. l+ K' b6 @5 M- N: c  j还有就是你的buff模型要赋正确。: ]2 n# t' l+ {! \  G
你可以在logic--pin type里面去查看你的pin type和赋pin type
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-22 06:13 , Processed in 0.114680 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表