本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › Cadence Sigrity仿真论坛 › Allegro 中怎么利用Analyze->Probe 出 inductance, ca ...

Allegro 中怎么利用Analyze->Probe 出 inductance, capacitance report

查看数: 1053 | 评论数: 2 | 收藏 0
关灯 | 提示：支持键盘翻页<-左 右->
帖子模式
    组图打开中，请稍候......
stephenhgw
发布时间: 2014-3-14 15:46

正文摘要:

如题， Allegro 中怎么利用Analyze->Probe 出 inductance, capacitance report？% V3 l" i3 J% Y& D  u. y7 ~$ O 为什么有些net 出不出来呢？* w& Z( N; m0 d. | 是不是要为每个Pin 定义好drive 和 re ...

回复

stephenhgw 发表于 2014-6-17 16:55
xiao_layout 发表于 2014-3-26 17:385 i1 D$ w4 `6 O
你需要将你的NET的pin type设置正确。假如：你的pin1是输出就设置为：out ，pin2为输入就设置为：IN。
: D* f5 f8 y9 d  @oth ...

9 S6 A; U5 H$ s+ [. N" v  U8 r, K% Q多谢回复，已解决！
xiao_layout 发表于 2014-3-26 17:38
你需要将你的NET的pin type设置正确。假如：你的pin1是输出就设置为：out ，pin2为输入就设置为：IN。9 W/ z- `* f' E9 P
other设置为：unspce。
. x8 ?. j( g- g. ?8 b% `还有就是你的buff模型要赋正确。
  M. z- r' M4 D" J6 q$ o你可以在logic--pin type里面去查看你的pin type和赋pin type
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-19 22:39 , Processed in 0.058139 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表