只需一步,快速开始
扫一扫,访问微社区
电路只用2片ADC采样,原理图一致,但是目前一片ADC输出采样时钟占空比不是50%,有时窄,有时宽; ( `3 {8 M/ Y1 ~) H& I7 B, _) U) F5 C5 J9 A 对问题ADC单独工作时输出时钟问题同样存在,而且割断ADC与FPG ...
查看 »
微信登录
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-12-23 21:53 , Processed in 0.058633 second(s), 36 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050