EDA365电子工程师网»技术社区 › 电子技术社区 › SIP/IC封装设计与仿真 › 优化封装以满足SerDes应用键合线封装规范

优化封装以满足SerDes应用键合线封装规范

查看数: 2194 | 评论数: 7 | 收藏 6

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

pjh02032121

发布时间: 2014-3-6 12:54

正文摘要:

本帖最后由 pjh02032121 于 2014-3-6 12:52 编辑 1 p4 E6 q. r4 g" \0 l6 l' G + ?1 Q' [6 w4 q* [0 E: f. D5 l 对于10Gbps及以上数据速率的SerDes，每个数据位的单位间隔是随着近 20～30ps的信号上升/下降时间而 ...

pijiuhua 发表于 2015-3-12 08:20

这是关于wire bonding的，有没有关于bump的啊，以后FC是发展方向。

啤酒花 发表于 2015-3-11 09:06

好资料，涨知识。看来pcb级的仿真还不够，必须努力学习封装。顶楼主的好资料

格林杨 发表于 2014-11-28 16:15

这个帖子很有营养。感觉做SI很多时候得多动手，多仿真。才能总结出经验规律。

gaoyubindan 发表于 2014-11-11 23:59

狂顶楼主

willyeing 发表于 2014-9-4 13:27

好牛呀

inter211 发表于 2014-8-19 13:55

顶起，受教了，谢谢

lijun_0605 发表于 2014-5-5 16:09

这个太棒了，顶起

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-22 23:58 , Processed in 0.061075 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

优化封装以满足SerDes应用键合线封装规范

正文摘要:

回复

推荐内容 /1