找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

DDR3時鐘匹配

查看数: 1202 | 评论数: 6 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2014-1-9 14:02

正文摘要:

請問大家,DDR3的差分時鐘的匹配是怎樣的,看過不同的電路路,各有各的說法。

回复

isaac2429 发表于 2014-6-28 10:26
飞雪逐青 发表于 2014-6-27 11:17, |# j8 h- {" l5 u* r+ M4 \8 t
用什么仿真软件比较好!
# Y& i4 I/ z. A- D8 q- L4 X
是个时域的仿真软件都可以··最简单容易上手的当然是hyperlynx
飞雪逐青 发表于 2014-6-27 11:17
isaac2429 发表于 2014-1-9 15:16
' B; j; e8 s8 x看情况而定的。
' Y; Z0 x" ~" ]8 L源端匹配有:
0 z  ?4 W) B  t) U( t( T5 ^单根并联22ohms左右的电阻。这样会拉低信号幅值但是可以减少反射。
2 P: u+ l7 L+ H$ y+ F  n7 z
用什么仿真软件比较好!
ZM218wri 发表于 2014-2-22 23:39
这个图用100欧?应该是50欧啊
有所不为 发表于 2014-1-9 15:16
匹配有阻抗匹配和时序匹配。阻抗匹配,首先时钟线走线要控制好差分阻抗,通常100欧,再就是会有匹配电路,一般都是末端匹配,如你图中的阻容器件需放到链路的末端。对于时序匹配首先同对两根线要做等长,时钟和地址、数据线的时序关系要看芯片资料来定,不同芯片之间会有些差别
isaac2429 发表于 2014-1-9 15:16
看情况而定的。
, R0 z. g. Z6 Q& \7 Y1 o0 |源端匹配有:
9 d$ F3 J! |: H: v9 {7 m) R单根并联22ohms左右的电阻。这样会拉低信号幅值但是可以减少反射。4 e$ j+ a) i. C# w7 z7 Y; a! V2 b
两线间并联100ohms电阻。这样会拉低信号幅值但是可以减少反射。# J# M+ ^+ F8 |% s/ x
并联容抗为100ohms的电容。不拉低幅值,稍微减缓上升时间,减少反射。
/ J% Z! s9 `5 k末端匹配有:" M! u" C' j' X
T型匹配,pai型匹配,还有图中这种T型的变种。很多。
% c& `" z: T: @5 z' K3 x最简单的就是两线之间并联100ohms电阻或者单根50ohms电阻上啦到VTT。4 F' M3 ?& c, y6 W7 K$ u  B

1 s) u* O" ], |2 u# c8 f' J根据驱动器的驱动能力仿真得到的结果比较靠谱。
isaac2429 发表于 2014-1-9 15:12
有很多种。其实说白了就是源端匹配,末端端接。
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-13 20:09 , Processed in 0.060211 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表