电源你要根据主次来区别处理,主电源要留有足够的通路以保证载流量,比较小的电源可以用导线来处理,我们一般以40mil过1A(1Oz铜厚)来衡量,但是如果可以,还应该留些余量。另外,尽可能保持电源通路的顺畅,不要来回绕,这需要合理的布局布线,同时这二者也是相互影响的。再次,电源的输出端要尽量靠近用电端,减少中间布线长度。至于电源层的分割,还是要先保证主要的电源,一些次要的比较小的电源可以分布在信号层,当然也包括表层。 |
本帖最后由 tcejtps 于 2013-11-24 00:05 编辑 ( c& C- k: | Y 不是所有电源都要负片处理,压降能满足,还是保证平面完整性吧,12层板硬生生的做成了4层板的风格" T! D5 r/ g: U3 f( [7 K; s! \: a SFP笼子有没放反?需要开口朝板内?: a2 @# M' B4 h) p" n 层叠是不是随意设的?阻抗有没算过?建议提前与厂家联系: ~7 I6 {( R% w( A! l) n1 {! ` 所有走线,能走带状线,就不要在表层处理8 b! H- r2 P/ e% m9 q' g2 ` 盘中孔做POFV也是要加钱的 这个板子真的真的真的需要12层?8 n6 x" L" K y 功耗也不算,直接全上DC-DC? I$ u- \0 ^& F0 g- e5 x 你们导师是个大土豪,好好抱紧大腿 :) |
when90 发表于 2013-9-16 14:06- D* o) x0 N Y5 N 你是哪个学校的啊?哈工大深圳研究院的吗?2 b0 L g. n/ \ d9 |' C |
余波和尚 发表于 2013-10-27 21:48) [: [& G" G N- a4 R+ U- @ 第一次画 希望大家多给些意见 |
逍遥娃 发表于 2013-9-25 09:52 这些差分信号该怎么处理才好呢 求指教 |
亲,感觉你做的这个板子相当有问题的啊!!!!![]() ![]() |
这导师可以的,好好珍惜机会。。。我搞FPGA练手还要自掏腰包 |
when90 发表于 2013-9-16 14:01 求结识,QQ:634227759 |
逍遥娃 发表于 2013-9-25 09:522 |8 p( ]" v% P( l' S/ H* K% _! o8 d8 p+ T 哦 其实我知道的不是很多 谢谢你指出来 你画出来的是pcie 差分线的问题 不知道你指的是什么问题呢 详细说下 我修改修改 谢谢了 |
when90 发表于 2013-9-23 10:55% ?# V( i& R( Y7 F5 x: Q 我晕、好吧,加油哈! |
hzhz20054758 发表于 2013-9-23 20:18% T. x4 G6 Y! |0 p3 w! ^ 谢谢你说的这么详细 |
1、4个DC-DC电源,不要用finout,要参考芯片spec,输出输出还有地都要铺铜3 f/ O9 z P4 H& V6 N( ] 2、4个电源模块为什么不整齐摆放?# _5 P" z- K- [ 3、要分清FPGA主要电源种类,core电源,IO电源等,core电源最靠近fpga,小幅值电源靠近FPGA 4、从DC-DC出来的电源严禁走细线,铺铜越大越小(防止压降损耗,地弹等)( g2 a/ [/ c. P5 ]/ K6 v. J 5、注意电源层分布,不要两层电源层相邻% h3 v, D/ ?+ G2 k 6、PLL,GXB等走线要注意,可以走在走线层 |
武紫旭 发表于 2013-9-22 21:51, X/ `+ V$ o( T+ t2 |4 ?' d+ b 其实是说的芯片功耗 我自己都不知道{:soso_e117:} |
芯片的功耗,各电源的电流值 你啥都不给,只给个板子,没意义,有些小电源都是用走线层解决的,像core等关键电源才在负片层普电源的,,, |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2025-2-11 08:52 , Processed in 0.063310 second(s), 38 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050