EDA365电子工程师网

标题: 求助，8片DDR3可以正反贴布局吗？ [打印本页]
作者: leese2002    时间: 2013-6-9 13:03
标题: 求助，8片DDR3可以正反贴布局吗？
大家好！DDR3 指导书要求FANOUT分支要短，如果正反贴，FANOUT分支就超出200mil以上了。DDR3是96PIN的，0.8mm间距，
/ K. h/ S7 z7 M4 V要布局单面的话，占板面空间太大了，这种情况大家是怎么处理的。6 f7 c1 G% N- s) e4 ]
如有实例PCB请分享下咯，非常感谢{:soso_e163:} + S+ C+ N  d+ L' b7 t
看帖的每人一个粽子{:soso_e177:}，{:soso_e100:}  
( y  M  ^6 g( I* a( M! o7 ?$ A7 j7 F9 I* f# R% y
作者: jimmy    时间: 2013-6-9 13:24
本帖最后由 jimmy 于 2013-6-9 13:36 编辑 . x  C; H" Y$ u+ c

3 ~$ x1 I3 N6 F  b7 ]* b$ [6 UDDR3我们通常采用fly-by的拓扑结构，采用正反贴错开布局
+ r) _4 M% T5 Z3 v( F
# N; q+ ~1 \5 c1 u- { ' e& Q3 \% ~& w! _5 n* |

3 C: V7 f  N, X! X! z# }5 q: M" a8 U6 d. E6 Z7 B- B$ g
2 s* _6 ~; ]) o# T
# w* |# |- y" i% y* |- o
最近我们也在做16片DDR3的板
作者: hyz12888    时间: 2013-6-10 10:11
太厉害了{:soso_e179:}
作者: wpc4208211    时间: 2013-6-10 10:48
顶，又学到了。{:soso_e113:}
作者: simeail    时间: 2013-6-10 11:37
厉害啊
作者: jiaoweiyong    时间: 2013-6-12 22:46
{:soso_e179:}
作者: leese2002    时间: 2013-6-13 01:14
本帖最后由 leese2002 于 2013-6-13 01:19 编辑
" t3 W, N6 {6 L4 ]- l  }8 E* f# p3 ~" N3 ~  e7 v$ l+ ^' _
{:soso_e178:} {:soso_e179:}{:soso_e163:}
; V- `. ^7 `, M7 y3 i16个DDR3，地址线要很长吧，控制在多少范围呀
  @7 a' k$ q0 C

5555.jpg (315.58 KB, 下载次数: 6)

5555.jpg
作者: jimmy    时间: 2013-6-13 09:26
leese2002 发表于 2013-6-13 01:14 . f1 m7 m) `" G4 F8 C
16个DDR3，地址线要很长吧，控制在多少范围呀
* z$ H% N7 _' E7 R# I
CPU到第一片的长度<25009 ^0 U, u0 {) |8 {
第二片到第三片的长度<650
! t- t  n, A" n8 w依次类推
作者: pmp_mcu    时间: 2013-6-13 09:33
DDR3 地址线是菊花链，只要在每个DDR3等长就可以了，DDR3 有个写平衡控制，ddr3控制器初始化的时候，会自动测试 DQS 与 clk 是否同步，如果不同步，会自动延时DQS. 地址线与CLK 等长。
作者: leese2002    时间: 2013-6-13 09:56
jimmy 发表于 2013-6-13 09:26
  W  {# Q) p8 |9 mCPU到第一片的长度
6 K/ V$ ^4 m* ?0 y. b  K& t
{:soso_e178:} 谢谢
8 j, o0 p5 m7 H4 \9 `; j7 v4 X16个DDR3，靠边上的DDR3远离CPU,这样数据线长度能要控制在多少合适
作者: leese2002    时间: 2013-6-13 09:58
pmp_mcu 发表于 2013-6-13 09:33
/ m, h0 Q: J) P% ]! A# cDDR3 地址线是菊花链，只要在每个DDR3等长就可以了，DDR3 有个写平衡控制，ddr3控制器初始化的时候，会自动 ...
$ X$ }, w! m/ |0 \  d# H7 ]% n3 `
{:soso_e178:} {:soso_e163:} 谢谢
作者: 过去那些年    时间: 2013-6-13 15:20
2楼太牛啦
作者: qrqkpb    时间: 2013-6-13 19:00
学习了
作者: monica9803    时间: 2013-6-28 10:20
学习
作者: deng078    时间: 2013-6-28 14:12
搞了快两年的平板了也没有机会自己弄一板DDR来跑一下，唉，啥时候才有机会自己的搞一板DDR的板子。每次都用公板，不管公板有多烂都不能自己弄DDR部分。
作者: dzwinner    时间: 2013-6-28 14:46
强烈期望吉米大大，能把该部分的PCB发上来。
作者: 94abcd    时间: 2013-6-28 14:59
  学习了   
作者: paul10287    时间: 2013-6-28 15:02
jimmy 发表于 2013-6-9 13:24
2 n7 F/ z* V: S& ~DDR3我们通常采用fly-by的拓扑结构，采用正反贴错开布局
4 E+ ^$ [0 W- h. {3 [
请问大师：fly-by是对数据线，时钟线而言？
" K4 {/ n. }: q$ |fly-by怎么理解啊？
作者: longcomeon    时间: 2013-6-28 16:37
同问楼上
作者: dzwinner    时间: 2013-6-28 17:34
fly-by 你可以百度即可！
作者: wudi20060501    时间: 2013-6-28 22:51
学习，厉害呀！
作者: 自由天空    时间: 2013-7-1 16:01
学习，谢谢分享{:soso_e163:}
作者: 3345243    时间: 2013-8-6 17:15
这个的确需要牺牲不少脑细胞
作者: 3345243    时间: 2013-8-6 17:17
期待有人把这块发出来学习一下
作者: 神话20121111    时间: 2013-8-6 18:13
有PCB文件看看就好
作者: 000-0    时间: 2013-8-6 20:21
学习了
作者: happybo2011    时间: 2013-8-7 21:26
jimmy 发表于 2013-6-9 13:24
) C: b2 E8 Q) m9 Q4 k: |# V; oDDR3我们通常采用fly-by的拓扑结构，采用正反贴错开布局
/ ]* z- K2 e8 u  x0 o% ]
好强大哦！不过我有很好奇一个问题，客户在SMT  DDR的时候是怎么弄的。我自己曾弄过双面4个DDR的，手工焊接的时候，伤透了脑筋
作者: girl592300    时间: 2017-5-24 11:50
TKS~學到了



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2