看起来有问题啊。 |
后面的电路也就是一个FPC的接口座子,这个结构在我们的电路中不光是用到TFT—LCD上,还有诸如数码管、Flashlight、还有几个其他模块,像数码管的资料应该不用说了吧、、、 |
本帖最后由 超級狗 于 2013-5-13 09:49 编辑 liangjiatian︰下降时间应该是跟负载有关的吧? # L+ C" }& m# m 高手大哥也算一個,昨晚仿真的時候我也有想到這個問題,曾經嘗試去改變負載看看結果(我設計了電阻並聯電容當負載)。$ _! k$ i5 p \; p6 S1 J3 B* u 5 L5 x0 e; v! n5 I4 ~ 但下降時間長達 2 秒,所以負載造成的影響幾乎看不到。因為關機時電容會透過電阻放電,除非你放了一個很大的電阻和極大的電容。這表示你的負載電流很小,但又放了一個其大無比的濾波電容,這對一般設計來說是不合常理的。 / R+ A. ?9 j# F 樓主︰ i: G+ j7 E7 _0 o 你死到哪裏去了???越來越多人來踢館了啦!# h9 b* N5 {- [0 u( C/ O' U# F {:soso_e110:} |
3 Q1 G! G. o- J7 k, I5 _ 我找到一個典型的應用︰# c) N3 p, j a0 |4 _! z 4 m* E9 g- E9 E# ?% T TFT LCD Bias VDDA、VGH、VGL 間常有開關順序(Power Sequence)的問題,最早開的電源、通常要最晚關,這線路剛好是開得快關得慢。5 o5 G9 T$ i5 I! `9 j5 a2 i$ q ! w. y4 O0 n+ X. g8 \* ~+ g0 N' j 樓主︰ 5 L6 p& L$ F' f: X' F$ |8 y 你快出來啦!我快唬不住他們了。( l+ `( e* }- f- K8 o* V {:soso_e127:} |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-27 11:45 , Processed in 0.072140 second(s), 45 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050