EDA365电子工程师网»技术社区 › 电子技术社区 › 电子硬件设计论坛 › IIC电平为什么会被拉低？

IIC电平为什么会被拉低？

查看数: 1295 | 评论数: 15 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

licvin

发布时间: 2013-2-27 09:02

正文摘要:

我现在在调试一板子，3组IIC共用一组硬件IIC，接有3.3V上拉（standby后依然有电），在standby状态下，只要触摸IC的IIC在通讯，另两组IIC的IC均不供电，但这种条件下，IIC的电平被拉低至1.14V，导致触摸按键无作用。

luo7678094 发表于 2013-2-28 13:03

搞两个探头夹一下，测试通信波形，然后再对比程序检查，半个小时都不要的事情

reval 发表于 2013-2-28 07:15

按楼主的意思是取掉其它两组的电阻，在STANDBY状态下，IIC电压还是低的。那就去查程序吧。

超級狗 发表于 2013-2-28 00:10

如果你所謂的去掉 2 組不供電的 I2C 是把 33R 電阻拿掉，但其它 2 個不給電的 Device 還是有其它接腳和 MCU 或其它有電的 IC 相連，這樣還是有可能有漏電的危險。

漏電造成 IC 不完全或是不正常的工作！

其實你只要用電錶量其它 2 顆不供電的 IC 上的電源或 I/O 接腳，只要能量到一些類似 0.3V、0.6V 這種微弱的電壓，那就表示有漏電的狀況發生了！

漏得嚴重的還可能會量到超過 1V。

超級狗 发表于 2013-2-27 23:54

本帖最后由超級狗于 2013-2-28 00:12 编辑

I2C 的雙向架構是由兩個部份所構成，送的部份是一個 Open Collector 或 Open Drain 線路；收的部份則是一個 CMOS Input線路和前述的 Open Collector 或 Open Drain 線路並接在一起。

當你不給電時，Open Collector 或 Open Drain 的電晶體（Transistor）Gate 沒有電壓，電晶體有可能處於半開或全開的狀態。

另一方面 CMOS 線路沒電時，電晶體（Transistor）Gate 沒有電壓，電晶體也是可能處於半開或全開的狀態。

如果你的問題是其它 2 個 I2C Device 給電就不會發生，那就應該是漏電把電位（Voltage Level）拉低的。

任何 IC 如果沒特別說明不給電時 I/O 腳位是高阻抗（Hi-Z 或 High Impedance）狀態，都有可能會透過 I/O 接腳造成漏電。

如果你的設計為了省電，會有部份系統斷電（Partial System Power Off）的需求，一般我們的解法是去找一顆有電源隔離（Power Isolation）Buffer 或 Level Translator 把 Bus 兩端的 Device 隔開。

所謂有電源隔離（Power Isolation）的 IC，是這種 IC 會個別吃兩端系統的電源，當任一邊的電源消失時，IC 所有的I/O 接腳都會變成高阻抗（Hi-Z 或 High Impedance）狀態，這樣就可以防止漏電的情況發生。

詳細您可參照TI I2C Level Translator TXS0102 的 Datasheet！

http://www.ti.com/lit/ds/symlink/txs0102.pdf

{:soso_e176:}

reval 发表于 2013-2-27 16:18

可能发原理图上来，大家参考一下，也可以拆掉不同的组，很容易搞掂

linfire 发表于 2013-2-27 16:11